【技术实现步骤摘要】
本申请涉及集成电路设计，尤其涉及一种可扩展5t-sram架构及其控制方法。
技术介绍
1、随着现代计算需求的不断增加和应用场景的多样化，存储器技术面临着存储密度、延迟和功耗等挑战。尤其是在大规模集成电路(vlsi)设计中，存储单元的尺寸扩大已成为必然趋势，以提高存储器的容量，满足数据处理和存储的需求，而现有的5t-sram和6t-sram在随着字尺寸的扩大，读操作的性能受到显著影响。特别是存储器中的位线电容随着字尺寸增加而呈现出明显的上升趋势。这种电容的增加导致了在每次读操作时所需的能量急剧上升，进而引起了整体功耗的显著增加，在传统的sram架构中，位线与多个存储单元相连。随着字尺寸的增大，位线的长度和相应的电容值都会增加。当存储器进行读操作时，需要充放电的电流量骤增，由此引发的功耗呈现出指数级的增长。
2、综上，相关技术中存在的技术问题有待得到改善。
技术实现思路
1、本申请实施例的主要目的在于提出一种可扩展5t-sram架构及其控制方法，能够降低存储器在待机状态下的泄漏功率，进而降低了存储器的运行功耗，提高了存储器的可靠性和稳定性。
2、为实现上述目的，本申请实施例的一方面提出了一种可扩展5t-sram架构，所述架构包括5t-sram阵列、字节解码器、权重映射网络、字线组选择模块与字电压开关，所述字节解码器、所述权重映射网络、所述字线组选择模块与所述字电压开关均分别与所述5t-sram阵列电性连接，其中：
3、所述字节解码器用于对待处理的字节
4、所述字线组选择模块用于根据所述选择后的字节数据激活对应的字线，获取被激活的字线；
5、所述权重映射网络用于将所述选择后的字节数据分配至所述被激活的字线；
6、所述字电压开关用于对所述被激活的字线分配对应的电压状态；
7、所述5t-sram阵列用于根据所述被激活的字线的电压状态对所述选择后的字节数据进行读取、保持或写入操作。
8、在一些实施例中，所述5t-sram阵列包括若干5t-sram单元。
9、在一些实施例中，所述5t-sram单元包括反相器模块与nmos传输门，所述反相器模块包括第一反相器与第二反相器，其中，所述第一反相器与所述第二反相器通过交叉耦合连接，所述nmos传输门的漏极与所述反相器模块连接，所述nmos传输门的栅极连接读写字线，所述nmos传输门的源极连接读写位线。
10、在一些实施例中，所述字电压开关包括第一nmos晶体管、第一pmos晶体管与第二pmos晶体管，其中，所述第一nmos晶体管的漏极连接低电源电压，所述第一pmos晶体管的源极连接高电源电压，所述第一nmos晶体管的栅极、所述第一pmos晶体管的栅极与所述第二pmos晶体管的栅极连接并接所述读写位线，所述第一pmos晶体管的漏极与所述第二pmos晶体管的源极连接，所述第一nmos晶体管的源极与所述第二pmos晶体管的漏极连接并接所述读写字线。
11、在一些实施例中，所述权重映射网络包括符号位解码器与计算单元，其中，所述符号位解码器用于对输入数据进行地址解码与数据映射处理，所述计算单元用于执行权重计算。
12、为实现上述目的，本申请实施例的另一方面提出了一种可扩展5t-sram架构的控制方法，所述方法包括以下步骤：
13、对待处理的字节数据进行解码处理并根据选择后的字节数据激活对应的字线，获取被激活的字线；
14、将所述选择后的字节数据分配至所述被激活的字线；
15、对所述被激活的字线分配对应的电压状态；
16、根据所述被激活的字线的电压状态对所述选择后的字节数据进行读取、保持或写入操作。
17、在一些实施例中，所述对待处理的字节数据进行解码处理并根据选择后的字节数据激活对应的字线，获取被激活的字线，包括：
18、获取所述待处理的字节数据的二进制地址并进行解码为独热码，将选中的字节数据设置为1，未选中的字节数据设置为0，得到选择后的字节数据；
19、获取所述字线的二进制地址并解码为独热码，根据选择后的字节数据对所述字线进行选择处理，将选中的字线设置为1，未选中的字线设置为0，得到所述被激活的字线。
20、在一些实施例中，所述被激活的字线包括保持模式、写入模式或读取模式，所述电压状态包括低电源电压状态与高电源电压状态，对所述被激活的字线分配对应的电压状态，包括：
21、若所述被激活的字线为保持模式或是写入模式，则对所述被激活的字线分配所述低电源电压状态；
22、若所述被激活的字线为读取模式，则对所述被激活的字线分配所述高电源电压状态。
23、在一些实施例中，还包括：
24、通过对所述被激活的字线分配对应的电压状态进而调节5t-sram阵列的电源电压，实现数据单传输门的写入操作。
25、在一些实施例中，还包括：
26、对于所述写入模式，将数据写入至所述5t-sram阵列，字电压开关与所述低电源电压状态电性连接，所述待处理的字节数据的二进制地址被写入字节解码器与字线组选择模块，使得所述被激活的字线的传输门被打开，所述待处理的字节数据通过读写位线输入，经过权重映射网络分配至所述被激活的字线；
27、对于所述读取模式，将数据从所述5t-sram阵列读出，所述字电压开关与所述高电源电压状态电性连接，所述待处理的字节数据的二进制地址被写入字节解码器与字线组选择模块，使得所述被激活的字线的传输门被打开，将数据从所述5t-sram阵列的位线读出并传输至计算单元。
28、本申请实施例至少包括以下有益效果：本申请提供一种可扩展5t-sram架构及其控制方法，该方案通过字节解码器对待处理的字节数据进行解码处理，获取选择后的字节数据进而通过字线组选择模块根据选择后的字节数据激活对应的字线，获取被激活的字线，进一步将选择后的字节数据分配至被激活的字线以及通过字电压开关对被激活的字线分配对应的电压状态，通过字电压开关调节5t-sram的电源电压来实现单传输门的写入操作，该开关可切换两个相邻的存储行的电源电压，降低了存储器在待机状态下的泄漏功率，实现了低功耗运行，提高了存储器的可靠性和稳定性。
本文档来自技高网...【技术保护点】
1.一种可扩展5T-SRAM阵列架构，其特征在于，所述架构包括5T-SRAM阵列、字节解码器、权重映射网络、字线组选择模块与字电压开关，所述字节解码器、所述权重映射网络、所述字线组选择模块与所述字电压开关均分别与所述5T-SRAM阵列电性连接，其中：
2.根据权利要求1所述的架构，其特征在于，所述5T-SRAM阵列包括若干5T-SRAM单元。
3.根据权利要求2所述的架构，其特征在于，所述5T-SRAM单元包括反相器模块与NMOS传输门，所述反相器模块包括第一反相器与第二反相器，其中，所述第一反相器与所述第二反相器通过交叉耦合连接，所述NMOS传输门的漏极与所述反相器模块连接，所述NMOS传输门的栅极连接读写字线，所述NMOS传输门的源极连接读写位线。
4.根据权利要求1所述的架构，其特征在于，所述字电压开关包括第一NMOS晶体管、第一PMOS晶体管与第二PMOS晶体管，其中，所述第一NMOS晶体管的漏极连接低电源电压，所述第一PMOS晶体管的源极连接高电源电压，所述第一NMOS晶体管的栅极、所述第一PMOS晶体管的栅极与所述第二PMOS晶体管
5.根据权利要求1所述的架构，其特征在于，所述权重映射网络包括符号位解码器与计算单元，其中，所述符号位解码器用于对输入数据进行地址解码与数据映射处理，所述计算单元用于执行权重计算。
6.一种可扩展5T-SRAM阵列架构的控制方法，其特征在于，所述方法包括以下步骤：
7.根据权利要求6所述的方法，其特征在于，所述对待处理的字节数据进行解码处理并根据选择后的字节数据激活对应的字线，获取被激活的字线，包括：
8.根据权利要求6所述的方法，其特征在于，所述被激活的字线包括保持模式、写入模式或读取模式，所述电压状态包括低电源电压状态与高电源电压状态，对所述被激活的字线分配对应的电压状态，包括：
9.根据权利要求8所述的方法，其特征在于，还包括：
10.根据权利要求8所述的方法，其特征在于，还包括：
...【技术特征摘要】
1.一种可扩展5t-sram阵列架构，其特征在于，所述架构包括5t-sram阵列、字节解码器、权重映射网络、字线组选择模块与字电压开关，所述字节解码器、所述权重映射网络、所述字线组选择模块与所述字电压开关均分别与所述5t-sram阵列电性连接，其中：
2.根据权利要求1所述的架构，其特征在于，所述5t-sram阵列包括若干5t-sram单元。
3.根据权利要求2所述的架构，其特征在于，所述5t-sram单元包括反相器模块与nmos传输门，所述反相器模块包括第一反相器与第二反相器，其中，所述第一反相器与所述第二反相器通过交叉耦合连接，所述nmos传输门的漏极与所述反相器模块连接，所述nmos传输门的栅极连接读写字线，所述nmos传输门的源极连接读写位线。
4.根据权利要求1所述的架构，其特征在于，所述字电压开关包括第一nmos晶体管、第一pmos晶体管与第二pmos晶体管，其中，所述第一nmos晶体管的漏极连接低电源电压，所述第一pmos晶体管的源极连接高电源电压，所述第一nmos晶体管的栅极、所述第一pmos晶体管的栅...
【专利技术属性】
技术研发人员：于维翰，谭非，阮家辉，麦沛然，马许愿，
申请(专利权)人：澳门大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。