【技术实现步骤摘要】
本专利技术涉及芯粒（chiplet）间高速互连接口，具体涉及一种兼容chi协议的芯粒互联接口协议层电路及芯片。
技术介绍
1、为满足日益增加的算力需求，芯片性能不断提升。但随着摩尔定律逐渐失效，为进一步增加芯片中的晶体管数量，单个芯片的面积不断扩大。目前单芯片面积已经逼近掩模极限，采用芯粒技术将多个裸芯（die）封装在一起构建芯片逐渐成为芯片扩展面积的主要途径。芯粒技术将芯片划分成多个小芯粒，再通过封装的方式将它们连接集成，形成集成芯片。相比单个大芯片，芯粒的面积更小、良率更高，多个芯粒组合的方式可以将集成芯片的面积做得更大、构建芯片的方式更加灵活、成本更低。在芯粒互联研究及工程实现领域，如何实现原本位于片上网络（network on chip，noc）间或者芯片之间（chip to chip，c2c）互联协议的跨芯粒（die to die，d2d）传输，成为实现芯粒间高效传输的关键。
2、目前的芯粒互联接口电路或者芯粒互联标准采用对传统的noc通信协议或者c2c的协议进行继承性支持的方式，以简化芯粒通信协议设计，实现对原有协议的兼容性支持，便于在芯粒间和芯粒间不同层次采用统一的实现机制。以intel提出的pcie（peripheralcomponent interconnect express）协议为例，pcie协议主要用于cpu和外部io设备之间实现高带宽互联，例如实现英特尔cpu与英伟达gpu之间的互联，gpu作为cpu的io设备与cpu进行数据通信。如果芯粒与芯粒之间也支持pcie协议，那么cpu与gpu可以
3、chi（coherent hub interface）协议是arm核之间常用的一致性互联协议，基于arm架构实现的计算芯粒之间可通过chi协议互联形成集成芯片，还可通过chi协议形成多个集成芯片组成的处理器，也能通过chi协议将集成芯片与未采用芯粒技术的芯片实现一致性互联。chi协议主要用于arm架构处理器的片上网络中，当一个arm处理器被切分为多个芯粒后，原本在一个芯片中通过支持chi互联协议的noc进行通信的多个部件，将通过芯粒互联接口互联，且要求芯粒互联接口支持chi协议。目前对于芯粒互联接口如何支持arm的chi协议的具体方法，无论是在芯粒接口标准中还是芯粒接口电路中研究都较少，成为arm架构处理器采用芯粒技术扩展规模与提升性能的瓶颈。
4、如图1所示，芯粒互联接口标准从上至下分为协议层、适配器层和物理层三个层次。物理层包含芯粒互联接口物理链路。协议层实现对不同通信协议报文的打包与解包，在发送方将各类协议报文打包为统一的微包（flit）格式，在接收方从微包中解析出各个类型的协议报文。适配器层作为协议层和物理层的中间层，主要负责微包数据的可靠性传输。芯粒互联接口支持chi协议时，需要将chi协议中不同通道的报文打包到现有芯粒互联接口协议已经定义的标准微包格式，兼容现有芯粒互联接口流量控制机制，以实现能够利用现有互联接口的适配器层和物理层的目的。
5、chi协议的通道数为4，包括请求（req）通道、监听（snp）通道、响应（rsp）通道和数据（data）通道。chi协议公开发表的第3版中规定，请求通道位宽范围为117-169位，监听通道位宽范围为51-59位，响应通道位宽范围为81-100位。数据位宽取128位时，数据通道位宽范围为202-214位。另外为便于调试，通常还会增加一条调测试csc（coresight）通道（37位）。以采用ucie标准实现的芯粒互联接口为例，一种最直观的支持chi协议的方式是将chi的不同通道进行多路选择，以公平轮转的方式打包为ucie协议的512位微包，以实现复用ucie协议的适配器层和物理层。如图2所示，每个不足512位的通道报文都要占用一个512位微包来传输，不能充分利用微包的有效负载宽度，造成带宽浪费。
6、综上，芯粒互联接口支持chi协议存在两个难题：首先，如何复用现有芯粒互联接口标准及电路的适配器层和物理层，最大化资源复用，实现对现有芯粒互联生态的兼容；其次，如何高效实现chi报文到适配器层微包格式的打包，最大化chi报文在芯粒互联接口传输的带宽利用率。如何解决芯粒互联接口支持chi协议的上述两个难题，已成为一项亟待解决的关键技术问题。
技术实现思路
1、本专利技术要解决的技术问题：针对现有技术的上述问题，提供一种兼容chi协议的芯粒互联接口协议层电路及芯片，本专利技术旨在使得芯粒互联接口可以兼容chi协议，使得arm架构实现的芯粒可以通过chi协议实现一致性互联。
2、为了解决上述技术问题，本专利技术采用的技术方案为：
3、一种兼容chi协议的芯粒互联接口协议层电路，包括与适配器层和物理层相连接的协议层中的发送单元和接收单元，发送单元包括依次相连的发送端虚通道管理模块、发送缓冲单元和打包模块，所述发送端虚通道管理模块用于将微包注入发送缓冲单元，所述发送缓冲单元用于缓存各个通道的微包且分别包括并行的请求-监听发送缓冲、响应发送缓冲、调测试发送缓冲和数据发送缓冲，所述打包模块用于将发送缓冲单元输出的微包打包为512位宽度的报文；接收单元包括依次相连的解析模块、接收缓冲单元和接收端虚通道管理模块，解析模块用于从接收的512位宽度的报文解析出微包并送入接收缓冲单元，所述接收缓冲单元包括并行的请求-监听接收缓冲、响应接收缓冲、调测试接收缓冲和数据接收缓冲，接收缓冲单元输出的微包通过接收端虚通道管理模块发送到接收端；所述请求-监听发送缓冲、请求-监听接收缓冲均同时对应请求通道和监听通道，所述响应发送缓冲、响应接收缓冲均对应响应通道，所述调测试发送缓冲和调测试接收缓冲均对应调测试通道，所述数据发送缓冲和数据接收缓冲均对应数据通道。
4、可选地，所述响应发送缓冲、调测试发送缓冲的输出端还连接有复用模块mux，所述响应发送缓冲、调测试发送缓冲的输出端通过复用模块mux与打包模块的输入端相连；所述响应接收缓冲、调测试接收缓冲的输入端连接有解复用模块demux，所述响应接收缓冲、调测试接收缓冲的输入端分别通过解复用模块本文档来自技高网...
【技术保护点】
1.一种兼容CHI协议的芯粒互联接口协议层电路，其特征在于，包括与适配器层和物理层相连接的协议层中的发送单元和接收单元，发送单元包括依次相连的发送端虚通道管理模块、发送缓冲单元和打包模块，所述发送端虚通道管理模块用于将微包注入发送缓冲单元，所述发送缓冲单元用于缓存各个通道的微包且分别包括并行的请求-监听发送缓冲、响应发送缓冲、调测试发送缓冲和数据发送缓冲，所述打包模块用于将发送缓冲单元输出的微包打包为512位宽度的报文；所述接收单元包括依次相连的解析模块、接收缓冲单元和接收端虚通道管理模块，所述解析模块用于从接收的512位宽度的报文解析出微包并送入接收缓冲单元，所述接收缓冲单元包括并行的请求-监听接收缓冲、响应接收缓冲、调测试接收缓冲和数据接收缓冲，接收缓冲单元输出的微包通过接收端虚通道管理模块发送到接收端；所述请求-监听发送缓冲、请求-监听接收缓冲均同时对应请求通道和监听通道，所述响应发送缓冲、响应接收缓冲均对应响应通道，所述调测试发送缓冲和调测试接收缓冲均对应调测试通道，所述数据发送缓冲和数据接收缓冲均对应数据通道。
2.根据权利要求1所述的兼容CHI协议的芯粒互
3.根据权利要求2所述的兼容CHI协议的芯粒互联接口协议层电路，其特征在于，发送端虚通道管理模块将微包注入发送缓冲单元时，请求通道、响应通道和数据通道的微包格式中的目标标识符TgtID与源标识符SrcID域位宽均被设为0以实现对请求通道、响应通道和数据通道的微包格式压缩。
4.根据权利要求3所述的兼容CHI协议的芯粒互联接口协议层电路，其特征在于，所述发送端虚通道管理模块将微包注入发送缓冲单元时，若微包为请求通道的微包，则将请求通道的微包直接注入位宽为107位的请求-监听发送缓冲；若微包为监听通道的微包，则在注入请求-监听发送缓冲之前还包括针对监听通道的微包先在低位补充15位全0、再注入位宽为107位的请求-监听发送缓冲以使得请求通道能与监听通道共用一套请求-监听发送缓冲；若微包为响应通道的微包，则将响应通道的微包注入位宽为37位的响应发送缓冲；若微包为数据通道的微包，则将数据通道的微包注入位宽为340位的数据发送缓冲；若微包为调测试通道的微包，则将调测试通道的微包注入位宽为37位的调测试发送缓冲。
5.根据权利要求4所述的兼容CHI协议的芯粒互联接口协议层电路，其特征在于，所述请求-监听接收缓冲的位宽比请求-监听发送缓冲的位宽多一位通道标志位，解析模块从接收的512位宽度的报文解析出微包并送入接收缓冲单元时，若微包为请求通道或监听通道的微包，则通过设置通道标志位以用于区分注入请求-监听接收缓冲的微包是请求通道的微包还是监听通道的微包。
6.根据权利要求5所述的兼容CHI协议的芯粒互联接口协议层电路，其特征在于，所述512位宽度的报文由4部分组成，所述4部分从高位至低位依次包括4比特的模板TEMP、115比特的槽0、45比特的槽1和348比特的槽2，且请求通道与监听通道公用槽1，响应通道与调测试通道公用槽2，数据通道独享槽3，模板TEMP由4位1比特的有效位组成，用于指示槽0、槽1和槽2的有效性。
7.根据权利要求6所述的兼容CHI协议的芯粒互联接口协议层电路，其特征在于，槽0、槽1和槽2三者中每个槽从高位至低位都是1位微包标志域FTG、微包域Flit、6位信用授予域CRD和1位通道标志域CTG，且槽0、槽1和槽2的微包域Flit位宽不同，其中微包标志域FTG用于指示槽是微包槽还是信用槽，如果是微包槽，则微包域Flit填充通道微包，位宽由通道微包大小决定；如果是信用槽，微包域Flit填充全0；信用授予域CRD填充端到端流控过程中授予对端的信用值，通道标志域CTG指示槽中填入的通道类型。
8.根据权利要求7所述的兼容CHI协议的芯粒互联接口协议层电路，其特征在于，模板TEMP的4位有效位中，第0位指示发送缓冲0打包到槽0的通道微包有效，第1位指示调测试通道发送缓冲打包到槽0的通道微包有效，第2位指示响应通道发送缓冲打包到槽1的通道微包有效，第3位指示数据通道发送缓冲打包到槽2的通道微包有效。
9.根据权利要求8所述的兼容CHI协议的芯粒互联接口协议层电路，其特征...
【技术特征摘要】
1.一种兼容chi协议的芯粒互联接口协议层电路，其特征在于，包括与适配器层和物理层相连接的协议层中的发送单元和接收单元，发送单元包括依次相连的发送端虚通道管理模块、发送缓冲单元和打包模块，所述发送端虚通道管理模块用于将微包注入发送缓冲单元，所述发送缓冲单元用于缓存各个通道的微包且分别包括并行的请求-监听发送缓冲、响应发送缓冲、调测试发送缓冲和数据发送缓冲，所述打包模块用于将发送缓冲单元输出的微包打包为512位宽度的报文；所述接收单元包括依次相连的解析模块、接收缓冲单元和接收端虚通道管理模块，所述解析模块用于从接收的512位宽度的报文解析出微包并送入接收缓冲单元，所述接收缓冲单元包括并行的请求-监听接收缓冲、响应接收缓冲、调测试接收缓冲和数据接收缓冲，接收缓冲单元输出的微包通过接收端虚通道管理模块发送到接收端；所述请求-监听发送缓冲、请求-监听接收缓冲均同时对应请求通道和监听通道，所述响应发送缓冲、响应接收缓冲均对应响应通道，所述调测试发送缓冲和调测试接收缓冲均对应调测试通道，所述数据发送缓冲和数据接收缓冲均对应数据通道。
2.根据权利要求1所述的兼容chi协议的芯粒互联接口协议层电路，其特征在于，所述响应发送缓冲、调测试发送缓冲的输出端还连接有复用模块mux，所述响应发送缓冲、调测试发送缓冲的输出端通过复用模块mux与打包模块的输入端相连；所述响应接收缓冲、调测试接收缓冲的输入端连接有解复用模块demux，所述响应接收缓冲、调测试接收缓冲的输入端分别通过解复用模块demux与解析模块的输出端相连，所述请求-监听接收缓冲、数据接收缓冲的输入端则直接与解析模块的输出端相连。
3.根据权利要求2所述的兼容chi协议的芯粒互联接口协议层电路，其特征在于，发送端虚通道管理模块将微包注入发送缓冲单元时，请求通道、响应通道和数据通道的微包格式中的目标标识符tgtid与源标识符srcid域位宽均被设为0以实现对请求通道、响应通道和数据通道的微包格式压缩。
4.根据权利要求3所述的兼容chi协议的芯粒互联接口协议层电路，其特征在于，所述发送端虚通道管理模块将微包注入发送缓冲单元时，若微包为请求通道的微包，则将请求通道的微包直接注入位宽为107位的请求-监听发送缓冲；若微包为监听通道的微包，则在注入请求-监听发送缓冲之前还包括针对监听通道的微包先在低位补充15位全0、再注入位宽为107位的请求-监听发送缓冲以使得请求通道能与监听通道共用一套请求-监听发送缓冲；若微包为响应通道的微包，则将响应通道的微包注入位宽为37位的响应发送缓冲；若微包为数据通道的微包，则将数据通道的微包注入位宽为340位的数据发送缓冲；若微包为调测试通道的微包，则将调测试通道的微包注入位宽为37位的调测试发送缓冲。
5.根据权利要求4所述的兼容chi协议的芯粒互联接口协议层电路，其特征在于，所述请求-监听接收缓冲的位宽比请求-监听发送缓冲的位宽多一位通道标志位，解析模块从接收的512位宽度的报文解析...
【专利技术属性】
技术研发人员：周宏伟，何星洋，赵振宇，曾坤，杨乾明，王勇，庞征斌，吕方旭，常俊胜，黄立波，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。