【技术实现步骤摘要】
本专利技术涉及通信，具体而言，涉及一种can总线电路、can总线通信方法和装置、可读存储介质。
技术介绍
1、在家庭储能产品项目中，存在多块can总线模块通过can(controller areanetwork，控制器局域网络)并联组网的场景。目前，在同一个can总线模块上或者多个can总线模块之间，为提高通信速率，两个或两个以上的mcu(micro control unit，微控制单元)或cpu(central processing unit，中央处理器)之间的通信，通常采用can接口通信。
2、具体地，如图2所示，在两个或两个以上的mcu或cpu之间，通过外接can驱动芯片实现通信。然而，can驱动芯片的成本较高，提高了can总线通讯的硬件成本。
技术实现思路
1、本专利技术旨在至少解决现有技术或相关技术中存在的技术问题之一。
2、为此，本专利技术的第一个方面在于提出一种can总线电路。
3、本专利技术的第二个方面在于提出一种can总线通信方法。
4、本专利技术的第三个方面在于提出一种can总线通信装置。
5、本专利技术的第四个方面在于提出另一种can总线通信装置。
6、本专利技术的第五个方面在于提出一种可读存储介质。
7、有鉴于此，根据本专利技术的一个方面，提出了一种can总线电路，该电路包括：多个处理器，每个处理器包括用于发送信号的数据发送端口和用于接收信号的数据接收端口；第一二极管，第一二
8、具体地，本专利技术所提供的can总线电路包括多个处理器、第一二极管、第二二极管、第三二极管以及上拉电阻。
9、其中，每个处理器包括用于发送信号的数据发送端口和用于接收信号的数据接收端口。
10、进一步地，多个处理器包括第一处理器、第二处理器以及第三处理器。
11、进一步地，第一二极管的阳极与第一处理器的数据接收端口、第二处理器的数据接收端口以及第三处理器的数据接收端口均相连接，第一二极管的阴极与第一处理器的数据发送端口连接。
12、进一步地，第二二极管的阳极与第二处理器的数据接收端口、第一处理器的数据接收端口以及第三处理器的数据接收端口均相连接，第二二极管的阴极与第二处理器的数据发送端口连接。
13、进一步地，第三二极管的阳极与第三处理器的数据接收端口、第一处理器的数据接收端口以及第二处理器的数据接收端口均相连接，第三二极管的阴极与第三处理器的数据发送端口连接。
14、进一步地，上拉电阻的第一端与电源连接，上拉电阻的第二端与第一二极管的阳极、第二二极管的阳极、第三二极管的阳极、第一处理器的数据接收端口、第二处理器的数据接收端口以及第三处理器的数据接收端口均相连接。
15、如此，多个处理器的数据接收端口相连，多个处理器的数据接收端口的信号电平一致。
16、可以理解的是，在传统的can总线电路中，在两个或两个以上的mcu或cpu之间，通过外接can驱动芯片实现通信。然而，在单can总线模块的can组网架构中，由于在同一can总线模块上，信号干扰小，线长度短，can驱动芯片的差分电平抗干扰需求不明显。因此，若能实现can驱动芯片所提供的回环功能，可以不用外接can驱动芯片。
17、基于此，本专利技术提供了一种can总线电路，在can总线电路的工作过程中，通过第一二极管、第二二极管、第三二极管以及上拉电阻，实现传统can总线电路中的can驱动芯片所提供的回环功能。这样，能够通过三个二极管和一个上拉电阻，替代传统can总线电路中的can驱动芯片，降低了can总线通讯的硬件成本，提高了can总线电路的成本竞争力，同时降低了can总线电路的布局布线密度。
18、根据本专利技术的上述can总线电路，还可以具有以下附加技术特征：
19、在一些技术方案中，可选地，在第一处理器发送低电平信号，第二处理器发送高电平信号，第三处理器不发送信号的情况下，通过第一二极管将第一处理器、第二处理器和第三处理器的数据接收端口的接收信号的电平拉低。
20、在该技术方案中，在can总线电路的工作过程中，在第一处理器的数据发送端口发送低电平信号、第二处理器的数据发送端口发送高电平信号、第三处理器的数据发送端口不对外发送信号的情况下，通过第一二极管可将第一处理器、第二处理器和第三处理器的数据接收端口的接收信号的电平拉低。其中，对于第二处理器的数据发送端口发送的高电平信号，由于第二二极管的反向截止，其不会影响数据接收端口的接收信号的低电平。
21、在一些技术方案中，可选地，在任意一个处理器的发送信号与接收信号的电平不一致的情况下，任意一个处理器的数据发送端口停止发送信号。
22、在该技术方案中，在can总线电路的工作过程中，对于任意一个处理器，通过处理器的数据接收端口检测每个处理器的发送信号与接收信号的电平是否一致，在处理器的发送信号与接收信号的电平不一致的情况下，说明can通信总线上出现竞争冲突，此时，该处理器的数据发送端口会停止发送信号，仅通过数据接收端口接收外部信号。
23、在一些技术方案中，可选地，在任意一个处理器的发送信号与接收信号的电平一致的情况下，任意一个处理器的数据发送端口继续发送信号，直至一个can帧发送完毕。
24、在该技术方案中，在can总线电路的工作过程中，对于任意一个处理器，通过处理器的数据接收端口检测每个处理器的发送信号与接收信号的电平是否一致，在处理器的发送信号与接收信号的电平一致的情况下，该处理器的数据发送端口会继续发送信号，直至一个完整的can帧发送完毕。
25、在一些技术方案中，可选地，多个处理器均通过数据接收端口接收can帧，多个处理器均解析can帧，但多个处理器中仅与can帧地址对应的处理器响应can帧。
26、在该技术方案中，每个处理器均通过数据接收端口接收can帧，且每个处理器均会解析can帧，但是，多个处理器中仅有与can帧地址对应的处理器响应于接收到的can帧。
27、根据本专利技术的第二个方面，提出了一种can总线通信方法，应用于上述任一技术方案中的can总线电路，该方法包括：控制第一处理器发送低电平信号、第二处理器发送高电平信号、第三处理器不发送信号，以拉低每个处理器的接收信号的电平；比较每个处理器的接收信号和发送信号，得到每个处理器对应的信号比较结本文档来自技高网...
【技术保护点】
1.一种CAN总线电路，其特征在于，包括：
2.根据权利要求1所述的CAN总线电路，其特征在于，在所述第一处理器发送低电平信号，所述第二处理器发送高电平信号，所述第三处理器不发送信号的情况下，通过所述第一二极管将所述第一处理器、所述第二处理器和所述第三处理器的数据接收端口的接收信号的电平拉低。
3.根据权利要求1所述的CAN总线电路，其特征在于，在任意一个处理器的发送信号与接收信号的电平不一致的情况下，所述任意一个处理器的数据发送端口停止发送信号。
4.根据权利要求1所述的CAN总线电路，其特征在于，在任意一个处理器的发送信号与接收信号的电平一致的情况下，所述任意一个处理器的数据发送端口继续发送信号，直至一个CAN帧发送完毕。
5.根据权利要求1至4中任一项所述的CAN总线电路，其特征在于，多个处理器均通过数据接收端口接收CAN帧，多个处理器均解析所述CAN帧，但多个处理器中仅与所述CAN帧地址对应的处理器响应所述CAN帧。
6.一种CAN总线通信方法，其特征在于，应用于如权利要求1至5中任一项所述的CAN总线电路，所述
7.根据权利要求6所述的CAN总线通信方法，其特征在于，所述根据每个处理器的所述信号比较结果，控制每个处理器的信号发送状态，包括：
8.根据权利要求6所述的CAN总线通信方法，其特征在于，每个处理器均接收且解析CAN帧，但仅与所述CAN帧地址对应的处理器响应所述CAN帧。
9.一种CAN总线通信装置，其特征在于，应用于如权利要求1至5中任一项所述的CAN总线电路，所述CAN总线通信装置包括：
10.一种CAN总线通信装置，其特征在于，包括处理器和存储器，所述存储器存储可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求6至8中任一项所述的CAN总线通信方法的步骤。
11.一种可读存储介质，其特征在于，所述可读存储介质上存储有程序或指令，所述程序或指令被处理器执行时实现如权利要求6至8中任一项所述的CAN总线通信方法的步骤。
...【技术特征摘要】
1.一种can总线电路，其特征在于，包括：
2.根据权利要求1所述的can总线电路，其特征在于，在所述第一处理器发送低电平信号，所述第二处理器发送高电平信号，所述第三处理器不发送信号的情况下，通过所述第一二极管将所述第一处理器、所述第二处理器和所述第三处理器的数据接收端口的接收信号的电平拉低。
3.根据权利要求1所述的can总线电路，其特征在于，在任意一个处理器的发送信号与接收信号的电平不一致的情况下，所述任意一个处理器的数据发送端口停止发送信号。
4.根据权利要求1所述的can总线电路，其特征在于，在任意一个处理器的发送信号与接收信号的电平一致的情况下，所述任意一个处理器的数据发送端口继续发送信号，直至一个can帧发送完毕。
5.根据权利要求1至4中任一项所述的can总线电路，其特征在于，多个处理器均通过数据接收端口接收can帧，多个处理器均解析所述can帧，但多个处理器中仅与所述can帧地址对应的处理器响应所述can帧。
6.一种can总线通信...
【专利技术属性】
技术研发人员：冯瑞明，孙中伟，
申请(专利权)人：深圳市华宝新能源股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。