具有低介电性绝缘膜的半导体器件及其制造方法技术

一种半导体器件，包括其上除了其外围部分之外设置有结构部分（３）的半导体衬底（１），还具有包括低介电性膜（４）和布线线路（５）的层叠结构，所述低介电性膜的相对介电常数为３．０或更低，其玻璃化温度为４００℃或更高。在所述结构部分（３）上形成绝缘膜（９）。连接焊盘部分设置于所述绝缘膜（９）上并连接至所述层叠结构部分（３）的最上层布线线路（５）。凸块电极（１３）设置于所述连接焊盘部分。由有机树脂制成的密封膜（１４）设置于包围所述凸块电极（１３）的绝缘膜（９）的一部分上。所述层叠结构部分（３）的侧表面被所述绝缘膜（９）和／或所述密封膜（１４）覆盖。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体器件及其制造方法，尤其涉及一种在低介电性 膜上具有布线线路的半导体器件。
技术介绍
作为待安装到以便携式电子器件等为代表的小尺寸电子器件上的半导体器件，已知的有芯片尺寸封装(CSP)，每个芯片尺寸封装都具有基本等 于半导体衬底尺寸的大小。在CSP中，还将在晶片状态下完成封装并通过 划片分离成个体半导体器件的CSP称为晶片级封装(WLP)。在如上所述(例如，参见日本专利申请公开公布No.2004-349461)的 传统半导体器件中，从绝缘膜上表面上的连接焊盘延伸出布线线路，所述 绝缘膜覆盖在半导体衬底上形成的连接焊盘。在形成于延伸的布线线路末 端上的连接焊盘部分的上表面上分别设置若干柱状电极，并形成密封膜以 覆盖在绝缘膜上表面上的柱状电极之间的布线线路。形成密封膜使得密封 膜的上表面和柱状电极的上表面位于同一平面。在柱状电极的上表面上分 别设置焊球。在如上所述的这种半导体器件当中，有这样一种器件，在半导体衬底 和绝缘膜之间设置层间绝缘膜布线线路层叠结构部分，每个所述层间绝缘 膜布线线路层叠结构部分包括层间绝缘膜和布线线路的层叠结构。在这种 器件中，当层间绝缘膜布线线路层叠结构部分的布线线路之间的间距随着 半导体器件的小型化而减小时，布线线路之间的电容增大，结果，通过所 述布线线路传递的信号的延迟增加。为了改善这一点，作为层间绝缘膜的材料，对诸如介电常数低于一般 用作层间绝缘膜材料的氧化硅的介电常数4.2至4.0的低k材料的低介电性 材料给予了更多的关注。低k材料的范例包括通过用碳(C)对氧化硅(Si02) 进行掺杂而获得的SiOC，以及还含有H的SiOCH。为了进一步降低介电常数，还在研究含空气的多孔型低介电性膜。在上述的包括低介电性膜的半导体器件中，尤其是以具有空心结构的 多孔型低介电性膜为代表的低介电性膜的机械强度小并且容易受湿气影响。结果，存在低介电性膜容易从衬层(imderlayer)剥落的问题。
技术实现思路
本专利技术的目的是提供一种能够明显避免低介电性膜剥落问题的半导体 器件及其制造方法。根据本专利技术一个方面的半导体器件包括半导体衬底以及设置于所述半 导体衬底的一个表面上的低介电性膜布线线路层叠结构部分。所述低介电 性膜布线线路层叠结构部分具有包括多个低介电性膜和多个布线线路的层 叠结构，每个所述低介电性膜的相对介电常数为3.0或者更低，且其玻璃化 温度为400。C或者更高。至少在所述低介电性膜布线线路层叠结构部分上形 成绝缘膜。在所述绝缘膜上设置有用于电极的连接焊盘部分，以连接至 所述低介电性膜布线线路层叠结构部分的最上层布线线路的连接焊盘部 分；设置于用于电极的所述连接焊盘部分上的用于外部连接的凸块电极； 以及由有机树脂制成并至少设置于所述绝缘膜的一部分上的密封膜，所述 绝缘膜包围用于外部连接的所述凸块电极。所述绝缘膜和所述密封膜中的 一个覆盖所述低介电性膜布线线路层叠结构部分的侧表面。根据本专利技术另一方面的半导体器件制造方法包括制备半导体晶片，所 述半导体晶片的一个表面上形成有低介电性膜布线线路层叠结构部分，所 述低介电性膜布线线路层叠结构部分包括低介电性膜和布线线路，所述低 介电性膜的相对介电常数为3.0或者更低，且其玻璃化温度为40(TC或更高。 接下来，通过施加激光束去除划片道之上的区域和所述划片道的相对侧上 的区域中的所述低介电性膜布线线路层叠结构部分的一部分，从而形成暴 露出所述低介电性膜布线线路层叠结构部分的侧表面的沟槽。之后，形成 覆盖所述低介电性膜布线线路层叠结构部分的侧表面的有机树脂膜。然后， 沿着所述划片道切割所述有机树脂膜和所述半导体晶片，从而获得多个半 导体器件。ii附图说明图1是作为本专利技术第一实施例的半导体器件的截面图2是制造图1所示半导体器件期间首先制备的组件的截面图3是图2之后的步骤中的组件的截面图4是图3之后的步骤中的组件的截面图5是图4之后的步骤中的组件的截面图6是图5之后的步骤中的组件的截面图7是图6之后的步骤中的组件的截面图8是图7之后的步骤中的组件的截面图9是图8之后的步骤中的组件的截面图10是图9之后的步骤中的组件的截面图11是图IO之后的步骤中的组件的截面图12是图11之后的步骤中的组件的截面图13是图12之后的步骤中的组件的截面图14是作为本专利技术第二实施例的半导体器件的截面图15是制造图14所示半导体器件期间的预定步骤中的组件的截面图16是图15之后的步骤中的组件的截面图17是图16之后的步骤中的组件的截面图18是图17之后的步骤中的组件的截面图19是图18之后的步骤中的组件的截面图20是作为本专利技术第三实施例的半导体器件的截面图21是根据本专利技术第四实施例的半导体器件的截面图22是根据本专利技术第五实施例的半导体器件的截面图23是根据本专利技术第六实施例的半导体器件的截面图。具体实施例方式(第一实施例)图1示出了作为本专利技术的第一实施例的半导体器件的截面图。该半导 体器件包括硅衬底(半导体衬底)1。在所述硅衬底1的上表面上设置有若 干个诸如晶体管的有源半导体元件(未示出)。在所述衬底1的上表面的外12围部分中，若干个由铝基金属等制成的连接焊盘2电连接至各个半导体元 件，但是该图仅示出了两个焊盘。所述连接焊盘2是每个半导体元件的输 入和/或输出端，和/或电源端。除了所述连接焊盘2外面的外围部分之外，在所述硅衬底1的上表面 上设置低介电性膜/布线线路/层叠结构部分3。所述层叠结构部分3具有下 述结构，其中交替层叠多个层，例如四层低介电性膜4和同样层数的由铜 或铝基金属等制成的布线线路5。所述低介电性膜4的材料的范例包括具有Si-O键和Si-H键的聚硅氧烷 基材料(HSQ:相对介电常数为3.0的含氢硅酸盐)、具有Si-O键和Si-CH3 键的聚硅氧烷基材料(MSQ湘对介电常数为2.7-2.9的甲基硅酸盐)、掺碳 氧化硅(相对介电常数为2.7-2.9的SiOC)以及有机聚合物基低k材料。能 够使用相对介电常数为3.0或更低以及玻璃化温度为40(TC或更高的材料。所述有机聚合物基低k材料的范例包括由陶氏化学公司生产的"SiLK (相对介电常数为2.6)"和由霍尼韦尔电子材料公司生产的"FLARE (相对 介电常数为2.8) "。 400'C或更高的玻璃化温度是后面将要描述的一个或多 个制造步骤中的温度容限条件。还可以使用多孔型的上述各种材料。除了上述情况之外，所述低介电性膜4的材料还可以是在正常条件下 相对介电常数高于3.0，但是当变成多孔时相对介电常数可能为3.0或更低 且玻璃化温度为400。C或更高的材料。例如，可以使用氟硅玻璃(相对介电 常数为3.5-3.7的FSG)、掺硼硅玻璃(相对介电常数为3.5的BSG)或氧化 硅(相对介电常数为4.0-4.2)。在所述低介电性膜布线线路层叠结构部分3中，所述低介电性膜4之 间的布线线路5通过在所述膜4中形成的孔互相电连接。最下层的布线线 路5的一个端部通过开口 6电连接至连接焊盘2，所述开口 6形成在最下层 低介电性膜4中。最上层的布线线路5的连接焊盘部分5a设置于最上层低 介电性膜4的上表面外围部分上。由诸如氧化硅的无机材料制成的钝化膜7设置在最上层布线线路5和 最上层低介电性膜4的上本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　半导体衬底（１）；　低介电性膜布线线路层叠结构部分（３），其设置于所述半导体衬底（１）的除其外围部分之外的一个表面上，且其由包括多个低介电性膜（４）和多个布线线路（５）的层叠结构构成，每个所述低介电性膜的 相对介电常数为３．０或更低，且其玻璃化温度为４００℃或更高；　至少形成于所述低介电性膜布线线路层叠结构部分（３）的一侧上的绝缘膜（９）；　用于电极的连接焊盘部分，其设置于所述绝缘膜（９）上，以电连接至所述低介电性膜布线线路层叠结 构部分（３）的最上层布线线路（５）的连接焊盘部分（５ａ）；　用于外部连接的凸块电极（１３），其设置于用于所述电极的所述连接焊盘部分上；以及　由有机树脂制成且至少设置于所述绝缘膜（９）在用于外部连接的所述凸块电极（１３）周围的部分 上的密封膜（１４），　其中所述低介电性膜布线线路层叠结构部分（３）的侧表面被所述绝缘膜（９）和所述密封膜（１４）中的至少一个覆盖。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：水泽爱子，冈田修，若林猛，三原一郎，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP[日本]