【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及一种成像元件和电子装置。
技术介绍
1、使用其中布置多个像素的互补金属氧化物半导体(cmos)类型的成像元件。在像素中，布置执行入射光的光电转换的光电转换部和保持通过光电转换产生的电荷的电荷保持部。生成并输出与保持在电荷保持部中的电荷对应的信号作为图像信号。在这种成像元件中，提出了在半导体基板的背面附近形成光电转换部并且在半导体基板的正面上形成电荷保持部的成像元件(例如，参见专利文献1)。
2、在上述成像元件中，光电转换部针对每个像素对照射半导体基板的背面的入射光执行光电转换，以产生电荷。该电荷被传递至形成在半导体基板的前表面上的电荷保持部(浮动扩散区)，并且通过像素的电路产生信号。
3、引用列表
4、专利文献
5、专利文献1：jp 2021-077870 a
技术实现思路
1、技术问题
2、然而，在现有技术的上述技术中，由于电荷保持部和像素电路被布置在半导体基板的前表面上，因此存在难以小型化的问题。
3、因此，本公开提出了容易小型化的成像元件和电子装置。
4、问题的解决方案
5、根据本公开的成像元件包括像素和信号生成部。一种像素，包括：光电转换部，执行入射光的光电转换，所述光电转换部形成在半导体基板中；以及电荷保持部，保持由光电转换产生的电荷，电荷保持部通过嵌入在半导体基板中来设置。信号生成部生成像素信号，像素信号对应于电荷保持部中保持的电荷。
6、此外，根据本公
7、此外，根据本公开的电子装置包括像素、信号生成部和处理电路。一种像素，包括：光电转换部，执行入射光的光电转换，所述光电转换部形成在半导体基板中；以及电荷保持部，保持由光电转换产生的电荷，电荷保持部通过嵌入在半导体基板中来设置。信号生成部生成像素信号，像素信号对应于电荷保持部中保持的电荷。处理电路处理所生成的像素信号。
本文档来自技高网...【技术保护点】
1.一种成像元件，包括：
2.根据权利要求1所述的成像元件，其中，所述电荷保持部通过被嵌入形成在所述半导体基板中的阱区中而设置。
3.根据权利要求2所述的成像元件，进一步包括重置部，所述重置部释放所保持的电荷，所述重置部由形成在所述半导体基板的表面附近的MOS晶体管配置。
4.根据权利要求3所述的成像元件，进一步包括电荷保持部连接部，所述电荷保持部连接部连接所述重置部的半导体区域和所述电荷保持部。
5.根据权利要求1所述的成像元件，其中，所述像素进一步包括电荷转移部，所述电荷转移部将通过所述光电转换生成的电荷转移至所述电荷保持部，所述电荷转移部通过被嵌入在所述半导体基板中而设置。
6.根据权利要求5所述的成像元件，其中，所述电荷转移部设置在形成于所述像素的边界处的隔离部中。
7.根据权利要求1所述的成像元件，进一步包括嵌入电极，所述嵌入电极通过被嵌入在所述半导体基板中而设置，所述嵌入电极连接至所述半导体基板的阱区。
8.根据权利要求1所述的成像元件，进一步包括电荷保持部公共电极，所述电荷保持部公共
9.根据权利要求1所述的成像元件，进一步包括元件隔离区，所述元件隔离区设置在所述光电转换部与所述电荷保持部之间。
10.根据权利要求1所述的成像元件，进一步包括第二半导体基板，在所述第二半导体基板中设置有所述信号生成部，所述第二半导体基板堆叠在所述半导体基板上。
11.根据权利要求1所述的成像元件，进一步包括：
12.根据权利要求11所述的成像元件，进一步包括嵌入电极，所述嵌入电极设置在所述开口中并且与所述半导体基板的与所述配线区接触的表面间隔开，所述嵌入电极连接至所述电荷保持部。
13.根据权利要求12所述的成像元件，
14.根据权利要求11所述的成像元件，
15.根据权利要求11所述的成像元件，其中，所述电荷保持部具有与形成在所述开口中的台阶的底部相邻的形状。
16.一种成像元件，包括：
17.根据权利要求16所述的成像元件，其中，所述半导体区是所述像素电路的元件的半导体区。
18.根据权利要求16所述的成像元件，其中，所述半导体区是所述半导体基板的阱区。
19.根据权利要求16所述的成像元件，其中，所述第二嵌入电极添加有与所述半导体区的杂质相同的杂质。
20.根据权利要求8所述的成像元件，进一步包括：
21.根据权利要求20所述的成像元件，其中，所述电荷保持部配线设置在形成于所述像素的边界处的隔离部中。
22.根据权利要求21所述的成像元件，其中，所述隔离部由设置在形成在所述半导体基板的前表面上的开口中的绝缘构件配置。
23.根据权利要求22所述的成像元件，其中，所述隔离部设置在具有穿透所述半导体基板的形状的所述开口中。
24.根据权利要求20所述的成像元件，其中，当从所述半导体基板的表面的法线方向观看时，所述像素具有矩形形状。
25.根据权利要求24所述的成像元件，其中，当从所述半导体基板的表面的法线方向观看时，所述像素具有正方形形状。
26.根据权利要求20所述的成像元件，其中，所述电荷保持部配线由含有杂质的多晶硅构成。
27.根据权利要求20所述的成像元件，其中，所述电荷保持部配线由金属制成。
28.根据权利要求20所述的成像元件，进一步包括：
29.根据权利要求28所述的成像元件，其中，所述电荷保持部配线包括用于与另一配线连接的配线连接部，所述配线连接部具有从所述半导体基板的前表面突出的形状。
30.根据权利要求16所述的成像元件，进一步包括：
31.根据权利要求16所述的成像元件，进一步包括第二半导体基板，所述第二半导体基板堆叠在所述半导体基板上，并且在所述第二半导体基板中设置有所述像素电路的一部分。
32.一种电子装置，包括：
...【技术特征摘要】
【国外来华专利技术】
1.一种成像元件，包括：
2.根据权利要求1所述的成像元件，其中，所述电荷保持部通过被嵌入形成在所述半导体基板中的阱区中而设置。
3.根据权利要求2所述的成像元件，进一步包括重置部，所述重置部释放所保持的电荷，所述重置部由形成在所述半导体基板的表面附近的mos晶体管配置。
4.根据权利要求3所述的成像元件，进一步包括电荷保持部连接部，所述电荷保持部连接部连接所述重置部的半导体区域和所述电荷保持部。
5.根据权利要求1所述的成像元件，其中，所述像素进一步包括电荷转移部，所述电荷转移部将通过所述光电转换生成的电荷转移至所述电荷保持部，所述电荷转移部通过被嵌入在所述半导体基板中而设置。
6.根据权利要求5所述的成像元件，其中，所述电荷转移部设置在形成于所述像素的边界处的隔离部中。
7.根据权利要求1所述的成像元件，进一步包括嵌入电极，所述嵌入电极通过被嵌入在所述半导体基板中而设置，所述嵌入电极连接至所述半导体基板的阱区。
8.根据权利要求1所述的成像元件，进一步包括电荷保持部公共电极，所述电荷保持部公共电极被公共连接至彼此相邻的多个像素的所述电荷保持部。
9.根据权利要求1所述的成像元件，进一步包括元件隔离区，所述元件隔离区设置在所述光电转换部与所述电荷保持部之间。
10.根据权利要求1所述的成像元件，进一步包括第二半导体基板，在所述第二半导体基板中设置有所述信号生成部，所述第二半导体基板堆叠在所述半导体基板上。
11.根据权利要求1所述的成像元件，进一步包括：
12.根据权利要求11所述的成像元件，进一步包括嵌入电极，所述嵌入电极设置在所述开口中并且与所述半导体基板的与所述配线区接触的表面间隔开，所述嵌入电极连接至所述电荷保持部。
13.根据权利要求12所述的成像元件，
14.根据权利要求11所述的成像元件，
15.根据权利要求11所述的成像元件，其中，所述电荷保持部具...
【专利技术属性】
技术研发人员：海老原康裕，富田知大，立山昂辉，清水晓人，奥野僚太，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。