System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件及其制备方法技术_技高网

半导体器件及其制备方法技术

技术编号:44253392 阅读:6 留言:0更新日期:2025-02-11 13:51
本发明专利技术提供一种半导体器件及其制备方法。其中,所述方法对覆盖于凸出结构上的部分第一层间介质层执行离子注入工艺,以增强部分第一层间介质层的流动性,则在执行第一回流工艺之后,经离子注入的部分第一层间介质层形成圆滑表面,有效降低了位于凸出结构上的部分第一层间介质层与衬底之间的台阶差。相较于在第一层间介质层上叠加一层具有圆滑表面的介质结构,本发明专利技术直接对部分第一层间介质层进行圆滑处理,能够在较小台阶差的基础上获取更优的表面平缓效果。以及,形成于第一层间介质层上的第二层间介质层经第二回流工艺之后也具有圆滑的表面,有利于在后续形成金属插塞的过程,避免金属残留,从而缓解了器件短路问题,提高了器件的性能和良率。

【技术实现步骤摘要】

本专利技术涉及半导体制造,特别涉及一种半导体器件及其制备方法


技术介绍

1、绝缘栅双极型晶体管(insulated gate bipolar transistor,igbt),是由双极型晶体管(bipolar junction transistor,bjt)和金属-氧化层-半导体-场效晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)组成的复合全控型电压驱动式功率半导体器件。igbt综合mos和bjt的优点于一身,它既具有mos输入阻抗高、控制功率小、驱动电路简单、开关速度快、开关损耗小的优点,又具有bjt电流密度大、饱和压降低、电流处理能力强的优点。

2、请参阅图1和图2,igbt包括元胞区c和终端区t。元胞区c内形成的是igbt的关键结构,涉及栅极101和发射极等,终端区t内形成有场板102,用于实现平面电场的分压,提高器件性能。然而,由于场板102形成于氧化层103上,且其边缘为直角结构,所以覆盖于场板102和氧化层103上的层间介质层104具有拐角a或凹陷形貌。由此导致在后续刻蚀用于形成钨通孔106的金属材料层105时,拐角a容易存在金属刻蚀残留105a。且金属刻蚀残留105a易与场板102和/或发射极的金属层等直接导通,出现短路的问题,严重影响器件的良率。

3、因此,亟需一种新的制备方法,以解决上述技术问题。


技术实现思路

1、本专利技术的目的在于提供一种半导体器件及其制备方法,以解决如何缓解igbt的层间介质层上金属残留,以及如何避免器件短路中的至少一个问题。

2、为解决上述技术问题,本专利技术提供一种半导体器件的制备方法,包括:

3、提供一衬底;所述衬底包括元胞区和终端区,且所述元胞区内形成有沟槽栅,所述终端区上形成有凸出结构;

4、在所述衬底和所述凸出结构的表面形成第一层间介质层;

5、在所述第一层间介质层上形成图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构上的部分所述第一层间介质层;

6、以所述图案化的第一光刻胶层为阻挡,对暴露出的部分所述第一层间介质层执行离子注入工艺;

7、去除所述图案化的第一光刻胶层,并执行第一回流工艺,以使覆盖于所述凸出结构上的部分所述第一层间介质层具有圆滑的表面;

8、在所述第一层间介质层上形成第二层间介质层;

9、执行第二回流工艺,以至少使位于所述凸出结构上的部分所述第二层间介质层具有圆滑的表面。

10、可选的,在所述的半导体器件的制备方法中,所述离子注入工艺采用的掺杂离子包括硼离子。

11、可选的,在所述的半导体器件的制备方法中,在所述第一层间介质层中,经所述离子注入工艺掺杂的区域的厚度小于所述第一层间介质层的总厚度的2/3。

12、可选的,在所述的半导体器件的制备方法中,在执行第一回流工艺之后,所述半导体器件的制备方法还包括:

13、在所述第一层间介质层上形成第二层间介质层;

14、执行第二回流工艺,以至少使位于所述凸出结构上的部分所述第二层间介质层具有圆滑的表面。

15、可选的,在所述的半导体器件的制备方法中,所述第一层间介质层的材质包括usg;所述第二层间介质层的材质包括bpsg或bsg。

16、可选的,在所述的半导体器件的制备方法中,在执行第二回流工艺之后,所述半导体器件的制备方法还包括:

17、至少在所述沟槽栅的侧边形成金属插塞,且所述金属插塞贯穿所述第一层间介质层和所述第二层间介质层。

18、可选的,在所述的半导体器件的制备方法中,在所述第一层间介质层上形成图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构上的部分所述第一层间介质层的过程包括:

19、在所述第一层间介质层上涂覆第一光刻胶层;

20、采用第一光罩,曝光所述第一光刻胶层,并形成所述图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构的顶表面及侧壁上的部分所述第一层间介质层。

21、可选的,在所述的半导体器件的制备方法中,在所述终端区上形成所述凸出结构的过程包括:

22、在所述衬底上形成多晶硅层;

23、在所述多晶硅层上涂覆第二光刻胶层;

24、采用所述第一光罩,曝光所述第二光刻胶层,并形成图案化的所述第二光刻胶层,以覆盖位于所述终端区上的部分所述多晶硅层,并暴露出其余部分所述多晶硅层;

25、以图案化的所述第二光刻胶层为阻挡,刻蚀去除暴露出的部分所述多晶硅层;且剩余的部分所述多晶硅层为所述凸出结构。

26、可选的,在所述的半导体器件的制备方法中,所述第一光刻胶层为正性光刻胶,所述第二光刻胶层为负性光刻胶,且所述第一光罩朝向所述凸出结构的开口宽度等于所述凸出结构的顶表面的宽度;或者,所述第一光刻胶层为负性光刻胶,所述第二光刻胶层为正性光刻胶,且所述第一光罩朝向所述凸出结构的遮挡宽度等于所述凸出结构的顶表面的宽度;以及,

27、所述第一光刻胶层的光敏感度与所述第二光刻胶层的光敏感度不同,以使图案化的所述第二光刻胶层覆盖的部分所述多晶硅层的宽度等于所述凸出结构的顶表面的宽度;以及,所述图案化的第一光刻胶层暴露出的部分所述第一层间介质层的宽度为第一宽度,且所述第一宽度d满足如下公式:

28、d≥d1+2d2;

29、其中,d1为所述凸出结构的顶表面的宽度,d2为覆盖于所述凸出结构一侧壁上的所述第一层间介质层的宽度。

30、可选的,在所述的半导体器件的制备方法中,所述凸起结构包括场板和/或温度传感器。

31、可选的,在所述的半导体器件的制备方法中,在所述第一层间介质层上形成图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构上的部分所述第一层间介质层的过程包括:

32、在所述第一层间介质层上涂覆第一光刻胶层;

33、采用第二光罩,曝光所述第一光刻胶层,并形成所述图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构的顶表面及侧壁上的部分所述第一层间介质层;

34、其中,所述第一光刻胶层为正性光刻胶,且所述第二光罩朝向所述凸出结构的开口宽度为第一宽度d;或者,所述第一光刻胶层为负性光刻胶,且所述第二光罩朝向所述凸出结构的遮挡宽度为第一宽度d;且所述第一宽度d满足如下公式:

35、d≥d1+2d2;

36、其中,d1为所述凸出结构的顶表面的宽度,d2为覆盖于所述凸出结构一侧壁上的所述第一层间介质层的宽度。

37、基于同一专利技术构思,本专利技术还提供一种半导体器件,包括:

38、衬底;所述衬底包括元胞区和终端区,且所述元胞区内形成有沟槽栅,所述终端区上形成有凸出结构;

39、第一层间介质层;所述第一层间介质层覆盖于所述衬底和所述凸出结构的表面上;且经第一回流工艺,所述第一本文档来自技高网...

【技术保护点】

1.一种半导体器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的半导体器件的制备方法,其特征在于,所述离子注入工艺采用的掺杂离子包括硼离子。

3.根据权利要求1或2所述的半导体器件的制备方法,其特征在于,在所述第一层间介质层中,经所述离子注入工艺掺杂的区域的厚度小于所述第一层间介质层的总厚度的2/3。

4.根据权利要求1所述的半导体器件的制备方法,其特征在于,所述第一层间介质层的材质包括USG;所述第二层间介质层的材质包括BPSG或BSG。

5.根据权利要求1所述的半导体器件的制备方法,其特征在于,在执行第二回流工艺之后,所述半导体器件的制备方法还包括:

6.根据权利要求1所述的半导体器件的制备方法,其特征在于,在所述第一层间介质层上形成图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构上的部分所述第一层间介质层的过程包括:

7.根据权利要求6所述的半导体器件的制备方法,其特征在于,在所述终端区上形成所述凸出结构的过程包括:

8.根据权利要求7所述的半导体器件的制备方法,其特征在于,所述第一光刻胶层为正性光刻胶,所述第二光刻胶层为负性光刻胶,且所述第一光罩朝向所述凸出结构的开口宽度等于所述凸出结构的顶表面的宽度;或者,所述第一光刻胶层为负性光刻胶,所述第二光刻胶层为正性光刻胶,且所述第一光罩朝向所述凸出结构的遮挡宽度等于所述凸出结构的顶表面的宽度;以及,

9.根据权利要求1或7所述的半导体器件的制备方法,其特征在于,所述凸起结构包括场板和/或温度传感器。

10.根据权利要求1所述的半导体器件的制备方法,其特征在于,在所述第一层间介质层上形成图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构上的部分所述第一层间介质层的过程包括:

11.一种半导体器件,其特征在于,包括:

12.根据权利要求11所述的半导体器件,其特征在于,所述第一圆滑部还覆盖与所述凸出结构侧壁相接的部分所述凸出结构的顶表面及部分所述衬底。

13.根据权利要求11所述的半导体器件,其特征在于,至少覆盖于所述凸出结构的顶表面及侧壁上的部分所述第一层间介质层中掺杂有硼离子。

14.根据权利要求13所述的半导体器件,其特征在于,在所述第一层间介质层中,掺杂有硼离子的部分区域的厚度小于所述第一层间介质层的总厚度的2/3。

15.根据权利要求11所述的半导体器件,其特征在于,所述第一层间介质层的材质包括USG;所述第二层间介质层的材质包括BPSG或BSG。

16.根据权利要求11所述的半导体器件,其特征在于,所述凸起结构包括场板和/或温度传感器。

17.根据权利要求11所述的半导体器件,其特征在于,所述半导体器件还包括多个金属插塞;且至少部分个所述金属插塞位于所述沟槽栅的侧边,且所述金属插塞贯穿所述第一层间介质层和所述第二层间介质层。

...

【技术特征摘要】

1.一种半导体器件的制备方法,其特征在于,包括:

2.根据权利要求1所述的半导体器件的制备方法,其特征在于,所述离子注入工艺采用的掺杂离子包括硼离子。

3.根据权利要求1或2所述的半导体器件的制备方法,其特征在于,在所述第一层间介质层中,经所述离子注入工艺掺杂的区域的厚度小于所述第一层间介质层的总厚度的2/3。

4.根据权利要求1所述的半导体器件的制备方法,其特征在于,所述第一层间介质层的材质包括usg;所述第二层间介质层的材质包括bpsg或bsg。

5.根据权利要求1所述的半导体器件的制备方法,其特征在于,在执行第二回流工艺之后,所述半导体器件的制备方法还包括:

6.根据权利要求1所述的半导体器件的制备方法,其特征在于,在所述第一层间介质层上形成图案化的第一光刻胶层,以至少暴露出覆盖于所述凸出结构上的部分所述第一层间介质层的过程包括:

7.根据权利要求6所述的半导体器件的制备方法,其特征在于,在所述终端区上形成所述凸出结构的过程包括:

8.根据权利要求7所述的半导体器件的制备方法,其特征在于,所述第一光刻胶层为正性光刻胶,所述第二光刻胶层为负性光刻胶,且所述第一光罩朝向所述凸出结构的开口宽度等于所述凸出结构的顶表面的宽度;或者,所述第一光刻胶层为负性光刻胶,所述第二光刻胶层为正性光刻胶,且所述第一光罩朝向所述凸出结构的遮挡宽度等于所述凸出结构的顶表面的宽度;以及,...

【专利技术属性】
技术研发人员:杨龙康李强
申请(专利权)人:芯恩青岛集成电路有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1