【技术实现步骤摘要】
本专利技术属于集成电路，具体涉及一种spi通信模块及spi通信系统。
技术介绍
1、spi(serial peripheral interface，串行外围设备接口)是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为pcb(printed circuit board，电路板)的布局上节省空间，提供方便。正是出于这种简单易用的特性，越来越多的芯片集成了spi通信模块，也可以简称spi模块。对于spi通信模块来说，良好的可测性设计可以帮助芯片设计者测试spi通信模块是否在总体芯片系统中正常工作，同时在出现故障时，也能够快速定位问题。
2、目前的可测性设计分为边界扫描测试、存储器内建自测试以及扫描测试。其中，边界扫描测试的目标是io-pad(input/output-pad)利用jtag((joint test action group，联合测试工作组))接口互连以方便测试；存储器内建自测试主要针对内部sram(staticrandom-access memory，静态随机存取存储器)等存储模块；扫描测试是把芯片中所有的触发器替换成扫描触发器，这些扫描触发器连接到一起形成扫描连，在测试模式下，就可以通过扫描连来穿行移入移出测试数据，实现对电路的控制和观测。
3、然而，上述边界扫描测试针对的是io-pad而不是内部通信模块，存储器内建自测试主要是针对sram等存储器，扫描测试则是主要测试的是所有模块中的触发器是否能正常工作。可见，现有的芯片可测性设计无法对芯片内部模块进
技术实现思路
1、为了解决现有技术中存在的上述问题，本专利技术提供了一种spi通信模块及spi通信系统。本专利技术要解决的技术问题通过以下技术方案实现：
2、第一方面，本专利技术提出了一种spi通信模块，该spi通信模块包括spi功能模块和测试模块，且测试模块的测试逻辑与spi功能模块的功能逻辑相互独立；其中，测试模块包括若干测试寄存器，若干测试寄存器与spi功能模块连接；
3、若干测试寄存器基于cpu(central processing unit，中央处理器)的配置，控制spi通信模块工作在正常模式或测试模式；当spi通信模块工作在正常模式时，测试模块不工作，spi功能模块正常进行通信功能；当spi通信模块工作在测试模式时，通过对若干测试寄存器进行读写访问，可以监控spi功能模块的输入信号和输出信号，从而实现对spi通信模块的测试。
4、第二方面，本专利技术提出了一种spi通信系统，包括cpu芯片，cpu芯片中集成有spi通信模块，spi通信模块包括spi功能模块和测试模块，且测试模块的测试逻辑与spi功能模块的功能逻辑相互独立；其中，测试模块包括若干测试寄存器，若干测试寄存器与spi功能模块连接，同时还通过amba(advanced microcontroller bus architecture，高级微控制器总线架构)总线与cpu内核连接；
5、cpu内核基于上位机发出的指令，通过amba总线对若干测试寄存器进行配置，从而控制spi通信模块工作在正常模式或测试模式；当spi通信模块工作在正常模式时，测试模块不工作，spi功能模块正常进行通信功能；当spi通信模块工作在测试模式时，通过对若干测试寄存器进行读写访问，可以监控spi通信模块的输入信号和输出信号，从而实现对spi通信模块的测试。
6、本专利技术的有益效果：
7、本专利技术提供的spi通信模块在芯片设计之初，在spi通信模块中嵌入了测试模块，并将测试模块的测试逻辑与spi功能模块的功能逻辑分开；测试模块主要由若干测试寄存器实现，通过cpu的配置，控制spi通信模块工作在正常模式或测试模式，在测试模式下，通过读写访问这些测试寄存器，来监控spi功能模块的输入信号与输出信号，实现spi通信模块的内部测试。该设计可以帮助用户快速定位错误的源头，降低了测试难度，提高了测试效率，节省了人力物力，同时还提高了测试覆盖率。
8、以下将结合附图及实施例对本专利技术做进一步详细说明。
本文档来自技高网...【技术保护点】
1.一种SPI通信模块，其特征在于，所述SPI通信模块包括SPI功能模块和测试模块，且所述测试模块的测试逻辑与所述SPI功能模块的功能逻辑相互独立；其中，所述测试模块包括若干测试寄存器，所述若干测试寄存器与所述SPI功能模块连接；
2.根据权利要求1所述的SPI通信模块，其特征在于，所述测试模块具体包括四个测试寄存器，分别为测试控制寄存器、测试输入寄存器、测试输出寄存器以及测试数据寄存器；所述测试模式包括输入测试模式、输出测试模式、数据测试模式以及回环测试模式；其中，
3.根据权利要求2所述的SPI通信模块，其特征在于，所述测试控制寄存器被配置为位宽为2的寄存器；其中，
4.根据权利要求3所述的SPI通信模块，其特征在于，所述测试输入寄存器被配置为位宽为4的寄存器；其中，
5.根据权利要求4所述的SPI通信模块，其特征在于，所述测试输入寄存器的数据输入端通过AMBA总线连接CPU；所述测试输入寄存器的第四位由CPU进行配置后，连接至第一多路选择器的第一输入端；所述第一多路选择器的第二输入端连接所述测试模块的Ex_DMACLR端口；所
6.根据权利要求3所述的SPI通信模块，其特征在于，所述测试输出寄存器被配置为位宽为7的寄存器；其中，
7.根据权利要求6所述的SPI通信模块，其特征在于，所述测试输出寄存器的数据输入端通过AMBA总线连接CPU；所述测试输出寄存器的第六位和第七位由CPU进行配置后，连接至第二多路选择器的第一输入端；所述第二多路选择器的第二输入端连接所述SPI功能模块的SPIDMAREQ端口和SPIINTR端口；所述第二多路选择器的控制端连接所述测试模式使能端；
8.根据权利要求7所述的SPI通信模块，其特征在于，当所述SPI通信模块工作在回环测试模式时，所述SPI功能模块的输出端口与输入端口连接，以实现所述SPI通信模块与片外系统连接关系的测试。
9.根据权利要求3所述的SPI通信模块，其特征在于，所述测试数据寄存器被配置为位宽为16的寄存器；当所述测试控制寄存器的第二位测试FIFO使能端被配置为1时，所述SPI通信模块工作在数据测试模式，通过将数据写入接收FIFO，或者从发送FIFO中读取数据，实现FIFO功能的测试。
10.一种SPI通信系统，包括CPU芯片，其特征在于，所述CPU芯片中集成有SPI通信模块，所述SPI通信模块包括SPI功能模块和测试模块，且所述测试模块的测试逻辑与所述SPI功能模块的功能逻辑相互独立；其中，所述测试模块包括若干测试寄存器，所述若干测试寄存器与所述SPI功能模块连接，同时还通过AMBA总线与CPU内核连接；
...【技术特征摘要】
1.一种spi通信模块，其特征在于，所述spi通信模块包括spi功能模块和测试模块，且所述测试模块的测试逻辑与所述spi功能模块的功能逻辑相互独立；其中，所述测试模块包括若干测试寄存器，所述若干测试寄存器与所述spi功能模块连接；
2.根据权利要求1所述的spi通信模块，其特征在于，所述测试模块具体包括四个测试寄存器，分别为测试控制寄存器、测试输入寄存器、测试输出寄存器以及测试数据寄存器；所述测试模式包括输入测试模式、输出测试模式、数据测试模式以及回环测试模式；其中，
3.根据权利要求2所述的spi通信模块，其特征在于，所述测试控制寄存器被配置为位宽为2的寄存器；其中，
4.根据权利要求3所述的spi通信模块，其特征在于，所述测试输入寄存器被配置为位宽为4的寄存器；其中，
5.根据权利要求4所述的spi通信模块，其特征在于，所述测试输入寄存器的数据输入端通过amba总线连接cpu；所述测试输入寄存器的第四位由cpu进行配置后，连接至第一多路选择器的第一输入端；所述第一多路选择器的第二输入端连接所述测试模块的ex_dmaclr端口；所述第一多路选择器的控制端连接所述测试模式使能端；
6.根据权利要求3所述的spi通信模块，其特征在于，所述测试输出寄存器被配置为位宽为7的寄存器；其中，
7....
【专利技术属性】
技术研发人员：刘亚鹏，郭辉，张玉明，方新嘉，张英哲，赵元富，乐立鹏，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。