【技术实现步骤摘要】
本专利技术属于芯片验证，涉及一种基于uvm验证方法学的中断监控模块验证系统和方法。
技术介绍
1、在计算机发展初期，cpu只能按照程序编写的先后顺序，来对各个硬件外设进行访问和处理，这种工作方式被称为轮询(polling)。由于必须等待每个任务完成后才能检查输入输出设备的状态，导致了响应时间延时，设备无法计数处理请求，资源利用效率低下等问题。此后，中断技术首次在计算机上进行使用，当硬件外设存在事务需要cpu处理时，其可以发送中断请求信号(interrupt request，irq)，当cpu接收到硬件外设传来的中断请求信号时，cpu会暂时中断执行当前的工作任务，转而取执行该中断请求信号对应的新事务，等待新事务处理完后再继续执行当前被打断的工作任务。中断的存在显著提高了系统的响应能力和计算机的资源利用率，使得多任务场景处理更加高效，提高整体的性能。
2、随着硬件外设的百花齐放以及计算机的不断发展，cpu短时间内所需处理的中断越来越多，为了保证关键的任务能够得到及时处理，中断优先级的概念运应而生。在cortex-m系列微控制器中，其支持最多240个中断源并采用了嵌套向量中断控制器(nested-vectored-interrupt-controller，nvic)，允许用户配置多个中断优先级，实现中断的嵌套处理。嵌套向量中断控制器内部的优先级分为抢占优先级和响应优先级两种。抢占优先级表现为：如果一个中断的抢占优先级高于当前正在执行的中断，那么它可以打断当前的中断而优先得到执行。抢占优先级的数值越小，优先级越高；响应优先级
3、为了保证处理器可以按照所需的优先级进行中断处理，中断监控(interruptmonitor)模块被设计出来并用于检测中断处理流程中的错误。当因错误的nvic配置或随机硬件失效导致cortex-m微控制器处理中断顺序出现异常，即中断处理优先级与预设的优先级不一致时，中断监控模块将产生警报并记录后上报给cortex-m微控制器，避免错误加剧。
4、为了保证中断监控模块的正确性，需要对中断监控模块进行完备的测试和验证，由于目前通过fpga(field-programmable gate array，现场可编程门阵列)对中断监控模块的测试存在着激励难以构造，场景覆盖不全的问题，故如何搭建完备的中断监控模块的验证平台，准确的基于cortex-m微控制器模拟出真实的中断优先级处理场景并大量随机激励保证其功能的完备性，是目前验证人员急需解决的技术问题。
技术实现思路
1、针对上述传统技术中存在的问题，本专利技术提出了一种基于uvm验证方法学的中断监控模块验证系统以及一种基于uvm验证方法学的中断监控模块验证方法，能够构造真实且完备的中断优先级处理场景，对中断监控模块的基本功能进行充分的验证。
2、为了实现上述目的，本专利技术实施例采用以下技术方案：
3、一方面，提供一种基于uvm验证方法学的中断监控模块验证系统，包括采用systemverilog语言搭建的验证平台，基于验证平台创建有基础测试组件并实例化设计集成；基础测试组件用于创建验证环境并构建实现外设按照各验证场景发送中断的各测试用例，各测试用例包括非错误注入用例和错误注入用例；
4、设计集成包括外设、cortex-m微控制器、存储单元和待验证的中断监控模块，验证环境通过修改存储单元内的flag地址的内容实现与设计集成的设计代码通信；cortex-m微控制器通过取指实现读写外设、读写中断监控模块的寄存器和退出中断服务程序，外设配置产生中断后送入中断监控模块和cortex-m微控制器内；
5、在选择测试功能时，若测试用例选择为非错误注入用例，则配置cortex-m微控制器和中断监控模块为相同的中断处理优先级，并选通相同的中断请求，配置外设置起中断，等待所有中断置起后cortex-m微控制器进入抢占优先级最高的中断服务程序，中断监控模块对最高优先级中断进行监控并预期不产生异常报警；非错误注入用例在模拟软件行为后根据cortex-m微控制器的当前状态清除对应中断；
6、若测试用例选择为错误注入用例，则配置cortex-m微控制器和中断监控模块的中断处理优先级不一致，中断监控模块产生异常报警并记入错误记录；通过对错误记录中的预期产生的异常报警结果与实际产生的异常报警结果进行对比，若结果不一致则停止仿真，否则结束仿真。
7、另一方面，还提供一种基于uvm验证方法学的中断监控模块验证方法，应用于一种基于uvm验证方法学的中断监控模块验证系统，中断监控模块验证系统包括采用systemverilog语言搭建的验证平台，基于验证平台创建有基础测试组件并实例化设计集成；基础测试组件用于创建验证环境并构建实现外设按照各验证场景发送中断的各测试用例，各测试用例包括非错误注入用例和错误注入用例；
8、设计集成包括外设、cortex-m微控制器、存储单元和待验证的中断监控模块，验证环境通过修改存储单元内的flag地址的内容实现与设计集成的设计代码通信；cortex-m微控制器通过取指实现读写外设、读写中断监控模块的寄存器和退出中断服务程序，外设配置产生中断后送入中断监控模块和cortex-m微控制器内；
9、基于uvm验证方法学的中断监控模块验证方法包括步骤：
10、在选择测试功能时，若测试用例选择为非错误注入用例，则配置cortex-m微控制器和中断监控模块为相同的中断处理优先级，并选通相同的中断请求；
11、配置外设置起中断，等待所有中断置起后cortex-m微控制器进入抢占优先级最高的中断服务程序；中断监控模块对最高优先级中断进行监控并预期不产生异常报警，非错误注入用例在模拟软件行为后根据cortex-m微控制器的当前状态清除对应中断；
12、若测试用例选择为错误注入用例，则配置cortex-m微控制器和中断监控模块的中断处理优先级不一致；中断监控模块产生异常报警并记入错误记录；
13、通过对错误记录中的预期产生的异常报警结果与实际产生的异常报警结果进行对比，若结果不一致则停止仿真，否则结束仿真。
14、上述技术方案中的一个技术方案具有如下优点和有益效果：
15、上述基于uvm验证方法学的中断监控模块验证系统和方法，采用uvm验证环境，通过systemverilog语言搭建了对中断监控模块的注错、收集和检查于一体的先进的验证平台，其中包括基础测试组件并实例化设计集成，设计集成包括外设、cortex-m微控制器、存储单元和待验证的中断监控模块，通过外设与cortex-m微控制器交互模拟真实的中断服务程序处理过程，使得对中断监控模块的验证过程更加符合真实的使用场景，同时，测试用例的高随机性和错误注入等多种场景结本文档来自技高网...
【技术保护点】
1.一种基于UVM验证方法学的中断监控模块验证系统，其特征在于，包括采用SystemVerilog语言搭建的验证平台，基于所述验证平台创建有基础测试组件并实例化设计集成；所述基础测试组件用于创建验证环境并构建实现外设按照各验证场景发送中断的各测试用例，各所述测试用例包括非错误注入用例和错误注入用例；
2.根据权利要求1所述的基于UVM验证方法学的中断监控模块验证系统，其特征在于，若所有中断同时置起，则所述Cortex-M微控制器进入响应优先级最高的中断服务程序。
3.根据权利要求1或2所述的基于UVM验证方法学的中断监控模块验证系统，其特征在于，所述验证平台还创建有覆盖率收集组件并采用makefile文件连接所述设计集成的设计代码的flielist和验证环境的filelist，所述覆盖率收集组件用于收集对所述中断监控模块验证的功能覆盖率。
4.一种基于UVM验证方法学的中断监控模块验证方法，其特征在于，应用于一种基于UVM验证方法学的中断监控模块验证系统，所述中断监控模块验证系统包括采用SystemVerilog语言搭建的验证平台，基于所述验证
5.根据权利要求4所述的基于UVM验证方法学的中断监控模块验证方法，其特征在于，若所有中断同时置起，则所述Cortex-M微控制器进入响应优先级最高的中断服务程序。
6.根据权利要求4或5所述的基于UVM验证方法学的中断监控模块验证方法，其特征在于，还包括步骤：
7.根据权利要求6所述的基于UVM验证方法学的中断监控模块验证方法，其特征在于，在选择测试功能之前，还包括步骤：
...【技术特征摘要】
1.一种基于uvm验证方法学的中断监控模块验证系统，其特征在于，包括采用systemverilog语言搭建的验证平台，基于所述验证平台创建有基础测试组件并实例化设计集成；所述基础测试组件用于创建验证环境并构建实现外设按照各验证场景发送中断的各测试用例，各所述测试用例包括非错误注入用例和错误注入用例；
2.根据权利要求1所述的基于uvm验证方法学的中断监控模块验证系统，其特征在于，若所有中断同时置起，则所述cortex-m微控制器进入响应优先级最高的中断服务程序。
3.根据权利要求1或2所述的基于uvm验证方法学的中断监控模块验证系统，其特征在于，所述验证平台还创建有覆盖率收集组件并采用makefile文件连接所述设计集成的设计代码的flielist和验证环境的filelist，所述覆盖率收集组件用于收集对所述中断监控模块验证的功能覆盖率。
4....
【专利技术属性】
技术研发人员：徐意，冯华，刘功哲，陈洁，冷勇，肖芳宇，
申请(专利权)人：上海芯钛信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。