【技术实现步骤摘要】
本专利技术属于电子器件封装，尤其涉及一种可重构的小型化、低成本、高集成sip芯片模块。
技术介绍
1、航天测控系统综合电子产品一般由综合处理模块搭配多个数据采集模块组合而成，这些模块经过统一的规划和设计，采用“统一供电、统一控制、统一接口、统一背板、统一协议”的“五统一”架构形式，实现了数据采编传输类产品在模块层级的统型。在统一的产品硬件和灵活可编程的软件架构基础上，实现模块间可靠互联，使不同功能模块可以灵活组态以满足不同任务需求的航天测控系统使用的综合电子产品。
2、随着以“模块化、组合化、系列化”为特点的产品化功能模块的大批量生产使用，一个突出的问题逐渐暴露：现有产品化功能模块的核心硬件架构采用以fpga芯片为核心的分立式元器件组成的板卡形式，各个元器件独立封装，占用板卡面积大、单个芯片成本高，无法满足小型化、低成本和高集成度的需求。
3、针对不同模块具有相同的以fpga芯片为核心的外围电路硬件架构，将这些相同的电路与芯片提炼出来，以小型化、低成本、fpga软件可重构、高集成度的应用需求为牵引，设计一种具备可重构特性的小型化、低成本基于sip封装技术的芯片模块便愈加迫切。
技术实现思路
1、本专利技术的技术解决问题：克服现有技术的不足，提供一种可重构的小型化、低成本、高集成sip芯片模块，旨在实现以fpga为核心的最小系统电路的小型化、集成化、低成本sip芯片模块的封装。
2、为了解决上述技术问题，本专利技术公开了一种可重构的小型化、低成本、
3、sip芯片模块在正常运行逻辑功能过程中：sip芯片模块以fpga单元为数据流的核心模块，prom配置存储单元负责存储fpga单元的程序配置文件，并在上电或复位时为fpga单元提供配置数据以初始化fpga单元，使fpga单元能够执行既定的功能；m-lvds硬件接口接收单元和m-lvds硬件接口发送单元负责fpga单元与外界之间4收4发的接口通信，实现m-lvds差分信号与cmos信号之间的转换；电平转换单元负责fpga单元与外界之间64路的接口通信，负责外界信号与fpga单元信号间的转换；sram单元负责在sip芯片模块应用过程对数据进行有效的存储；复位单元负责在sip芯片模块工作异常时为fpga单元提供复位信号；
4、sip芯片模块在执行fpga软件可重构功能过程中：
5、rs-485通信单元一端通过一路差分信号与上位机进行连接，实现与上位机uart半双工通信，rs-485通信单元另一端与可重构fpga功能单元进行通信；可重构fpga功能单元响应上位机的命令与数据，实现帧协议的解析和校验，并利用jtag常规接口对prom配置存储单元的读、写、擦除、校验功能进行操作，完成远程在线可重构；sip芯片模块上电后，fpga单元自动触发读取prom配置存储单元内的配置文件完成程序的加载运行。
6、在上述可重构的小型化、低成本、高集成sip芯片模块中，fpga单元采用bq2v1000裸芯实现，内部包含可编程逻辑模块clb、通用输入输出模块iob和各种ip资源；其中，可编程逻辑模块clb包含10240个逻辑单元lc，每个逻辑单元lc由1个4输入查找表和1个用户触发器组成，实现用户所需的逻辑功能；通用输入输出模块iob支持多电压条件下的多种单端和差分协议，最高数据传输速度为622mb/s，为信号提供外部管脚与内部之间的双向通路；ip资源包含乘法器、块存储器bram和数字时钟管理器dcm；乘法器为18位乘18位的带符号补码乘法器；块存储器bram支持1到36bit的可变位宽，单块容量18kbit；数字时钟管理器dcm提供时钟移相、去偏斜、频率合成功能，最高输出频率360mhz。
7、在上述可重构的小型化、低成本、高集成sip芯片模块中，prom配置存储单元采用bq18v04裸芯实现，用于存储fpga单元的配置文件；同时，支持串行配置输出模式和8位并行配置模式。
8、在上述可重构的小型化、低成本、高集成sip芯片模块中，可重构fpga功能单元采用可支持远程升级的asic芯片bm2166裸芯实现，支持通过uart总线完成fpga配置文件的远程在线升级。
9、在上述可重构的小型化、低成本、高集成sip芯片模块中，rs-485通信单元采用b3362裸芯实现，最高数据传输速率为20mbps，完成上位机与可重构fpga功能单元的半双工串口通信。
10、在上述可重构的小型化、低成本、高集成sip芯片模块中，m-lvds硬件接口发送单元采用b91m047裸芯实现，b91m047裸芯负责将fpga单元输出的cmos信号转换为m-lvds差分信号，发送给其他单元。
11、在上述可重构的小型化、低成本、高集成sip芯片模块中，m-lvds硬件接口接收单元采用bmlvd048裸芯实现，bmlvd048裸芯负责将接收到的m-lvds差分信号转换为cmos信号输出给fpga单元。
12、在上述可重构的小型化、低成本、高集成sip芯片模块中，电平转换单元采用bm2716裸芯实现，是fpga单元与外界通信的桥梁，用于实现不同电压逻辑电平信号间的转换，最高支持64路5v/3.3v/1.8v电平转换。
13、在上述可重构的小型化、低成本、高集成sip芯片模块中，sram单元采用b8r512k32裸芯实现，最大容量为4mb；采用异步读取方式，最大数据读取时间在20ns～25ns内；同时，具备低压下的数据保持能力。
14、在上述可重构的小型化、低成本、高集成sip芯片模块中，复位单元采用b706裸芯实现，用于监控电源电压和fpga单元的工作状态；当监控到电源电压低于指定阈值时产生复位信号，保证系统在供电不稳定或启动过程中不会出现异常；当监控到fpga单元的done信号上升沿，在done信号拉高后提供一个高电平作为fpga单元的初始复位信号，实现fpga单元的复位。
15、本专利技术具有以下优点：
16、(1)本专利技术公开了一种可重构的小型化、低成本、高集成sip芯片模块，采用sip封装技术实现小型化、低成本、高集成的多功能一体化集成，优化了原产品化功能模块通用部分功能的芯片使用数量；通过统计计算，使用本专利技术所述sip芯片模块后的产品化功能模块占用板级面积缩小了60％以上，通用部分功能芯片的成本降低了50％以上。
17、(2)本专利技术公开了一种可重构的小型化、低成本、高集成sip芯片模块，通过增加可重构单元电路完成fpga软件功能的重构；通过封装专用单元电路与rs-485通信单元搭建硬件通路，支持在线实时升级prom配置存储单元，具有引出接点少、可靠性高的优点。
本文档来自技高网...【技术保护点】
1.一种可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，包括：FPGA单元、PROM配置存储单元、可重构FPGA功能单元、RS-485通信单元、M-LVDS硬件接口接收单元、M-LVDS硬件接口发送单元、电平转换单元、SRAM单元和复位单元；
2.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，FPGA单元采用BQ2V1000裸芯实现，内部包含可编程逻辑模块CLB、通用输入输出模块IOB和各种IP资源；其中，可编程逻辑模块CLB包含10240个逻辑单元LC，每个逻辑单元LC由1个4输入查找表和1个用户触发器组成，实现用户所需的逻辑功能；通用输入输出模块IOB支持多电压条件下的多种单端和差分协议，最高数据传输速度为622Mb/s，为信号提供外部管脚与内部之间的双向通路；IP资源包含乘法器、块存储器BRAM和数字时钟管理器DCM；乘法器为18位乘18位的带符号补码乘法器；块存储器BRAM支持1到36bit的可变位宽，单块容量18Kbit；数字时钟管理器DCM提供时钟移相、去偏斜、频率合成功能，最高输出频率360MHz。
4.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，可重构FPGA功能单元采用可支持远程升级的ASIC芯片BM2166裸芯实现，支持通过UART总线完成FPGA配置文件的远程在线升级。
5.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，RS-485通信单元采用B3362裸芯实现，最高数据传输速率为20Mbps，完成上位机与可重构FPGA功能单元的半双工串口通信。
6.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，M-LVDS硬件接口发送单元采用B91M047裸芯实现，B91M047裸芯负责将FPGA单元输出的CMOS信号转换为M-LVDS差分信号，发送给其他单元。
7.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，M-LVDS硬件接口接收单元采用BMLVD048裸芯实现，BMLVD048裸芯负责将接收到的M-LVDS差分信号转换为CMOS信号输出给FPGA单元。
8.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，电平转换单元采用BM2716裸芯实现，是FPGA单元与外界通信的桥梁，用于实现不同电压逻辑电平信号间的转换，最高支持64路5V/3.3V/1.8V电平转换。
9.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，SRAM单元采用B8R512K32裸芯实现，最大容量为4MB；采用异步读取方式，最大数据读取时间在20ns～25ns内；同时，具备低压下的数据保持能力。
10.根据权利要求1所述的可重构的小型化、低成本、高集成SiP芯片模块，其特征在于，复位单元采用B706裸芯实现，用于监控电源电压和FPGA单元的工作状态；当监控到电源电压低于指定阈值时产生复位信号，保证系统在供电不稳定或启动过程中不会出现异常；当监控到FPGA单元的DONE信号上升沿，在DONE信号拉高后提供一个高电平作为FPGA单元的初始复位信号，实现FPGA单元的复位。
...【技术特征摘要】
1.一种可重构的小型化、低成本、高集成sip芯片模块，其特征在于，包括：fpga单元、prom配置存储单元、可重构fpga功能单元、rs-485通信单元、m-lvds硬件接口接收单元、m-lvds硬件接口发送单元、电平转换单元、sram单元和复位单元；
2.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在于，fpga单元采用bq2v1000裸芯实现，内部包含可编程逻辑模块clb、通用输入输出模块iob和各种ip资源；其中，可编程逻辑模块clb包含10240个逻辑单元lc，每个逻辑单元lc由1个4输入查找表和1个用户触发器组成，实现用户所需的逻辑功能；通用输入输出模块iob支持多电压条件下的多种单端和差分协议，最高数据传输速度为622mb/s，为信号提供外部管脚与内部之间的双向通路；ip资源包含乘法器、块存储器bram和数字时钟管理器dcm；乘法器为18位乘18位的带符号补码乘法器；块存储器bram支持1到36bit的可变位宽，单块容量18kbit；数字时钟管理器dcm提供时钟移相、去偏斜、频率合成功能，最高输出频率360mhz。
3.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在于，prom配置存储单元采用bq18v04裸芯实现，用于存储fpga单元的配置文件；同时，支持串行配置输出模式和8位并行配置模式。
4.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在于，可重构fpga功能单元采用可支持远程升级的asic芯片bm2166裸芯实现，支持通过uart总线完成fpga配置文件的远程在线升级。
5.根据权利要求1所述的可重构的小型化、低成本、高集成sip芯片模块，其特征在...
【专利技术属性】
技术研发人员：李硕，严帅，朱春，张金刚，罗兴科，章思严，林敏，边旭，董文泰，周天熠，丛伟，祝京，黄鸿嘉，郑凡凡，王林，
申请(专利权)人：北京宇航系统工程研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。