【技术实现步骤摘要】
本专利技术涉及模拟数字转换电路设计，更具体的，涉及：1、一种输入稀疏性自适应adc电路；2、一种输入稀疏性自适应adc模块。
技术介绍
1、模数转换器（analog to digital converter, adc）作为存内计算量化电路的核心模块，其功耗和面积影响着存算一体芯片的能效比和集成度。
2、adc和数模转换器（digital to analog converter，dac）在cim设计中分别占约15%的面积和约50%的能源消耗。因此cim仍然面临着一个重大挑战，因为adc会造成很大的功率和面积开销。若能研究出更低功耗的适用于存内计算的adc，将极大提升存算电路的整体性能。
3、现有adc处理阵列输入时，不论阵列输入稀疏度如何，都会进行相同数量的比较周期。然而专利技术人认为某些情况下，无需进行部分比较周期。因此，专利技术人设计了一种输入稀疏性自适应adc电路及模块，可以根据阵列输入的稀疏度，提前预判adc的输出，在精度不变的情况下，减少比较周期、缩短量化时间、减小功耗浪费。
技术实现思路
1、基于此，有必要针对现有adc处理阵列输入时存在冗余比较过程的问题，提供了一种输入稀疏性自适应adc电路及模块。
2、本专利技术采用以下技术方案实现：
3、第一方面，本专利技术提供了一种输入稀疏性自适应adc电路，包括：稀疏性检测电路部、稀疏性控制电路部、时序产生电路部、sar-adc主电路部。
4、稀疏性检测电路部用于依据使
5、稀疏性控制电路部用于结合时序信号clk、复位信号rst对outn1~outn2进行处理，生成使能信号saen5、使能信号saenb5、复位信号rst5。
6、时序产生电路部用于结合rst5、rst、saen5对outp1~outp2进行处理，生成saen、信号序列db<1:2>、信号序列d<3:4>。
7、sar-adc主电路部用于结合阵列电压vcal、saen5、saenb5、outn1~outn2、outp1~outp2对db<1:2>、d<3:4>进行处理，生成adc输出out1~out2。
8、其中，若in<0:63>的稀疏性小于50%，outn1=1、outp1=0、outn2=1、outp2=0，sar-adc主电路部经过5个比较周期生成out1~out2；
9、若in<0:63>的稀疏性在50%-75%之间，outn1=0、outp1=1、outn2=1、outp2=0，sar-adc主电路部经过4个比较周期生成out1~out2；
10、若in<0:63>的稀疏性大于75%，outn1=0、outp1=1、outn2=0、outp2=1，sar-adc主电路部经过3个比较周期生成out1~out2。
11、该种输入稀疏性自适应adc电路的实现根据本公开的实施例的方法或过程。
12、第二方面，本专利技术公开了输入稀疏性自适应adc模块，采用了如第一方面公开的输入稀疏性自适应adc电路的布局。
13、该种基于输入稀疏性自适应adc电路构建的存算电路的实现根据本公开的实施例的方法或过程。
14、与现有技术相比，本专利技术具备如下有益效果：
15、本专利技术设计了一种输入稀疏性自适应adc，增加了对输入阵列的稀疏性检测，并能够检测出的阵列输入稀疏度，自适应地减少比较周期、缩短量化时间，从而实现在精度不变的情况下减小功耗浪费、提高量化效率。
本文档来自技高网...【技术保护点】
1.一种输入稀疏性自适应ADC电路，其特征在于，包括：
2.根据权利要求1所述的输入稀疏性自适应ADC电路，其特征在于，所述稀疏性检测电路部包括：电容阵列CIN0~CIN63、开关阵列S0~S63、2个比较器SA0,1~SA0,2；
3.根据权利要求2所述的输入稀疏性自适应ADC电路，其特征在于，SA0,1包括：12个PMOS管PM1~PM12、8个NMOS管NM1~NM8、1个传输门GM1、1个反相器INVM1；
4.根据权利要求2所述的输入稀疏性自适应ADC电路，其特征在于，SA0,2包括：12个PMOS管PN1~PN12、8个NMOS管NN1~NN8、1个传输门GN1、1个反相器INVN1；
5.根据权利要求1所述的输入稀疏性自适应ADC电路，其特征在于，所述稀疏性控制电路部包括：6个D触发器D0~D5、3个与门AND1~AND3；
6.根据权利要求1所述的输入稀疏性自适应ADC电路，其特征在于，所述时序产生电路部包括：5个D触发器D6~D10、2个或门OR1~OR2、1个与非门NAND1、1个反相器INV1；p>
7.根据权利要求1所述的输入稀疏性自适应ADC电路，其特征在于，所述SAR-ADC主电路部包括：1个比较器SA1、8个D触发器D11~D18、10个电容C11~C20、2个异或门XOR1~XOR2、1个与非门NAND0、1个反相器NAND0、7个或门OR11~OR17、2个或非门NOR11~NOR12、1个传输门G0；
8.根据权利要求7所述的输入稀疏性自适应ADC电路，其特征在于，C11~C20的电容比值为8:8:4:4:2:2:1:1:1:1。
9.根据权利要求7所述的输入稀疏性自适应ADC电路，其特征在于，SA1包括：12个PMOS管P1~P12、16个NNOS管N1~N16、1个传输门G1；
10.一种输入稀疏性自适应ADC模块，其特征在于，其采用如权利要求1-9中任一项所述的输入稀疏性自适应ADC电路的布局。
...【技术特征摘要】
1.一种输入稀疏性自适应adc电路，其特征在于，包括：
2.根据权利要求1所述的输入稀疏性自适应adc电路，其特征在于，所述稀疏性检测电路部包括：电容阵列cin0~cin63、开关阵列s0~s63、2个比较器sa0,1~sa0,2；
3.根据权利要求2所述的输入稀疏性自适应adc电路，其特征在于，sa0,1包括：12个pmos管pm1~pm12、8个nmos管nm1~nm8、1个传输门gm1、1个反相器invm1；
4.根据权利要求2所述的输入稀疏性自适应adc电路，其特征在于，sa0,2包括：12个pmos管pn1~pn12、8个nmos管nn1~nn8、1个传输门gn1、1个反相器invn1；
5.根据权利要求1所述的输入稀疏性自适应adc电路，其特征在于，所述稀疏性控制电路部包括：6个d触发器d0~d5、3个与门and1~and3；
6.根据权利要求1所述的输入稀疏性自适应adc电路，其特征在于，所述时序产...
【专利技术属性】
技术研发人员：李鑫，陈家琦，王园阳，潘震，邢欣，苗梦迪，吕怡文，周永亮，戴成虎，李志刚，蔺智挺，吴秀龙，
申请(专利权)人：安徽大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。