System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种移位存储器并行测试方法及系统技术方案_技高网

一种移位存储器并行测试方法及系统技术方案

技术编号:44208803 阅读:3 留言:0更新日期:2025-02-06 18:41
本发明专利技术涉及一种移位存储器并行测试方法及系统。本发明专利技术包括接收来自测试机的第一测试数据,并生成第一输出数据,当第一输出数据与第一测试数据的电位一致时,确定存储功能正常;接收来自测试机的第二测试数据,并生成第二输出数据,当第二输出数据与预设的输出电位一致时,确定移位功能正常;接收来自测试机的第一测试信号,并获移位存储器的输出端口驱动电压,当输出端口驱动电压在预定电压范围内时,确定输出端驱动电压功能正常;接收来自测试机的第二测试信号,并获取移位存储器的输出端口电流,当输出端口电流在预定电流范围内时,确定输出端高阻态电流功能正常。本发明专利技术保证了测试结果的准确性和可靠性,并且降低测试成本。

【技术实现步骤摘要】

本专利技术涉及移位存储器的生产测试,尤其是指一种移位存储器并行测试方法及系统


技术介绍

1、移位存储器广泛应用于数字系统中,通常用于串行输入、并行输出的应用场景。移位存储器的性能与可靠性直接影响系统的稳定性,因此其生产过程中的测试环节尤为重要。以74hc595移位存储器为例,该器件集成了移位寄存器和存储寄存器两大功能模块,能够实现串行数据的输入并同时存储这些数据。现有的生产测试技术主要集中于对移位寄存器和存储寄存器的功能验证,以确认存储器是否能够准确、稳定地工作。

2、然而,目前的测试方法存在以下几个主要问题:传统测试方式通常采用逐个芯片测试,时间较长,尤其在大规模生产时,增加了测试环节的生产效率和成本;由于现有测试设备的性能局限性,测试结果往往受设备误差影响,难以保证测试的完全准确性,可能会导致不合格的芯片被误判为合格,或合格芯片被误判为不合格。


技术实现思路

1、为此,本专利技术提供一种移位存储器并行测试方法及系统,用于测试移位存储器的晶圆或者封装成品,能够快速剔除移位和存储功能不良的芯片,提高测试效率,保证测试结果的准确性和可靠性,并且降低测试成本。

2、为解决上述技术问题,本专利技术提供一种移位存储器并行测试方法,应用于移位存储器,至少一个所述移位存储器与测试机相连,所述方法包括:

3、接收来自所述测试机的控制信号,所述控制信号用于调整所述移位存储器内部时序,使所述移位存储器对应进入存储功能、移位功能、输出端驱动电压功能和输出端高阻态电流功能的验证模式;

4、在所述存储功能的验证模式下,所述移位存储器接收来自所述测试机的第一测试数据,并生成第一输出数据,当所述第一输出数据与所述第一测试数据的电位一致时,确定所述存储功能正常;

5、在所述移位功能的验证模式下,所述移位存储器接收来自所述测试机的第二测试数据,并生成第二输出数据,当所述第二输出数据与预设的输出电位一致时,确定所述移位功能正常;

6、在所述输出端驱动电压功能的验证模式下,所述移位存储器接收来自所述测试机的第一测试信号,并获所述移位存储器的输出端口驱动电压,当所述输出端口驱动电压在预定电压范围内时,确定所述输出端驱动电压功能正常;

7、在所述输出端高阻态电流功能的验证模式下,所述移位存储器接收来自测试机的第二测试信号,并获取所述移位存储器的输出端口电流,当所述输出端口电流在预定电流范围内时,确定所述输出端高阻态电流功能正常。

8、在本专利技术的一种实施方式中,所述测试机采用tr6836测试机,所述移位存储器采用74hc595芯片,包括串行数据输入引脚、串行数据输出引脚、移位寄存器时钟引脚、存储寄存器时钟引脚、输出使能控制脚、数据控制脚和并行输出引脚,通过tr6836测试机的pattern format模式设置所述移位存储器的时序,使所述移位存储器的端口进入预定的高电平、低电平、任意状态或高阻态。

9、在本专利技术的一种实施方式中,当多个所述移位存储器与一个所述测试机相连时,所有的所述移位存储器共用一个pattern format模式。

10、在本专利技术的一种实施方式中,通过tr6836测试机的pattern format设置所述移位存储器的时序,包括:

11、通过所述串行数据输入引脚,将数据输入到移位寄存器;

12、通过所述移位寄存器时钟引脚控制数据的移位;

13、通过所述存储寄存器时钟引脚,以控制数据的存储;

14、通过所述输出使能控制脚,以控制低电使能输出;

15、通过所述数据控制脚,以在低电平时,清空移位寄存器中已有的数据。

16、在本专利技术的一种实施方式中,在所述存储功能的验证模式下,通过向所述串行数据输入引脚输入所述第一测试数据,并通过所述并行输出引脚读取对应的所述第一输出数据,以验证所述存储功能。

17、在本专利技术的一种实施方式中,在所述移位功能的验证模式下,通过向所述串行数据输入引脚输入所述第二测试数据,并通过所述串行数据输出引脚读取对应的所述第二输出数据,以验证所述移位功能。

18、在本专利技术的一种实施方式中,在所述输出端驱动电压功能的验证模式下,通过向所述串行数据输入引脚持续输入00或ff,且保持对所述移位存储器供电不断,通过所述测试机的数字通道的电源模块测试各个所述并行输出引脚的驱动电压。

19、在本专利技术的一种实施方式中,还包括:

20、通过所述测试机的电源模块向所述并行输出引脚提供5ma电流,并延时10毫秒后测量驱动电压。

21、在本专利技术的一种实施方式中,在所述输出端高阻态电流功能的验证模式下,将所述输出使能控制脚置为高电平。

22、本专利技术还提供一种移位存储器并行测试系统,包括:

23、时序调整模块,用于接收来自所述测试机的控制信号,所述控制信号用于调整所述移位存储器内部时序,使所述移位存储器对应进入存储功能、移位功能、输出端驱动电压功能和输出端高阻态电流功能的验证模式;

24、存储功能验证模块,用于在所述存储功能的验证模式下,所述移位存储器接收来自所述测试机的第一测试数据,并生成第一输出数据,当所述第一输出数据与所述第一测试数据的电位一致时,确定所述存储功能正常;

25、移位功能验证模块,用于在所述移位功能的验证模式下,所述移位存储器接收来自所述测试机的第二测试数据,并生成第二输出数据,当所述第二输出数据与预设的输出电位一致时,确定所述移位功能正常;

26、输出端驱动电压功能验证模块,用于在所述输出端驱动电压功能的验证模式下,所述移位存储器接收来自所述测试机的第一测试信号,并获所述移位存储器的输出端口驱动电压,当所述输出端口驱动电压在预定电压范围内时,确定所述输出端驱动电压功能正常;

27、输出端高阻态电流功能验证模块,用于在所述输出端高阻态电流功能的验证模式下,所述移位存储器接收来自测试机的第二测试信号,并获取所述移位存储器的输出端口电流,当所述输出端口电流在预定电流范围内时,确定所述输出端高阻态电流功能正常。

28、本专利技术的上述技术方案相比现有技术具有以下优点:

29、本专利技术所述的一种移位存储器并行测试方法及系统,并行测试不仅提高了效率,也减少了测试设备的占用时间,从而降低了整体的测试成本,通过并行测试多片移位存储器,显著缩短了测试时间,适合大规模生产应用。

30、本专利技术通过针对存储功能、移位功能、输出驱动电压和高阻态电流的验证,确保了测试的全面性,减少了测试过程中误判的可能性。

31、本专利技术利用tr6836测试机的pattern format功能,能够自动化配置芯片各引脚的状态,减少了人工干预和设置的错误,提升了测试准确性和可重复性。

本文档来自技高网...

【技术保护点】

1.一种移位存储器并行测试方法,应用于移位存储器,至少一个所述移位存储器与测试机相连,其特征在于,所述方法包括:

2.根据权利要求1所述的一种移位存储器并行测试方法及系统,其特征在于,所述测试机采用TR6836测试机,所述移位存储器采用74HC595芯片,包括串行数据输入引脚、串行数据输出引脚、移位寄存器时钟引脚、存储寄存器时钟引脚、输出使能控制脚、数据控制脚和并行输出引脚,通过TR6836测试机的Pattern Format模式设置所述移位存储器的时序,使所述移位存储器的端口进入预定的高电平、低电平、任意状态或高阻态。

3.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,当多个所述移位存储器与一个所述测试机相连时,所有的所述移位存储器共用一个Pattern Format模式。

4.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,通过TR6836测试机的Pattern Format设置所述移位存储器的时序,包括:

5.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,在所述存储功能的验证模式下,通过向所述串行数据输入引脚输入所述第一测试数据,并通过所述并行输出引脚读取对应的所述第一输出数据,以验证所述存储功能。

6.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,在所述移位功能的验证模式下,通过向所述串行数据输入引脚输入所述第二测试数据,并通过所述串行数据输出引脚读取对应的所述第二输出数据,以验证所述移位功能。

7.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,在所述输出端驱动电压功能的验证模式下,通过向所述串行数据输入引脚持续输入00或FF,且保持对所述移位存储器供电不断,通过所述测试机的数字通道的电源模块测试各个所述并行输出引脚的驱动电压。

8.根据权利要求7所述的一种移位存储器并行测试方法及系统,其特征在于,还包括:

9.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,在所述输出端高阻态电流功能的验证模式下,将所述输出使能控制脚置为高电平。

10.一种移位存储器并行测试系统,其特征在于,包括:

...

【技术特征摘要】

1.一种移位存储器并行测试方法,应用于移位存储器,至少一个所述移位存储器与测试机相连,其特征在于,所述方法包括:

2.根据权利要求1所述的一种移位存储器并行测试方法及系统,其特征在于,所述测试机采用tr6836测试机,所述移位存储器采用74hc595芯片,包括串行数据输入引脚、串行数据输出引脚、移位寄存器时钟引脚、存储寄存器时钟引脚、输出使能控制脚、数据控制脚和并行输出引脚,通过tr6836测试机的pattern format模式设置所述移位存储器的时序,使所述移位存储器的端口进入预定的高电平、低电平、任意状态或高阻态。

3.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,当多个所述移位存储器与一个所述测试机相连时,所有的所述移位存储器共用一个pattern format模式。

4.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特征在于,通过tr6836测试机的pattern format设置所述移位存储器的时序,包括:

5.根据权利要求2所述的一种移位存储器并行测试方法及系统,其特...

【专利技术属性】
技术研发人员:张永彬方钢锋
申请(专利权)人:浙江锋华创芯微电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1