【技术实现步骤摘要】
本公开实施例涉及一种阵列基板以及显示装置。
技术介绍
1、采用双栅线(dual gate)技术的显示装置通过将数据线的数量减少一半，栅线的数量增加一倍以将与数据线连接的源极驱动集成电路(integrated circuit，ic)的数量减半，将与栅线连接的栅极驱动集成电路的数量加倍，从而降低成本。
技术实现思路
1、本公开实施例提供一种阵列基板以及显示装置。
2、本公开提供一种阵列基板，包括显示区以及位于所述显示区至少一侧的非显示区，所述阵列基板包括：位于所述显示区的多个子像素、多条数据线、多条栅线以及位于所述非显示区的多条扇出走线。所述多条数据线沿第一方向排列；所述多条栅线沿第二方向排列，且沿所述第二方向排列的相邻两个子像素之间设置有两条栅线形成的栅线对，所述第一方向与所述第二方向相交；所述多条扇出走线被配置为与所述多条数据线电连接。所述多条数据线包括沿所述第一方向排列的多个数据线组，每个数据线组包括n条数据线，每个数据线组中，第m条数据线与第(m+n/2)条数据线电连接，m为不大于n/2的正整数；所述多条扇出走线包括沿所述第一方向排列的多个扇出走线组，每个扇出走线组包括n/2条扇出走线，且同一扇出走线组中的扇出走线与同一数据线组中的数据线电连接，所述n/2条扇出走线分别与第m条数据线至第(m-1+n/2)条数据线一一对应电连接；至少一个数据线组中的每条数据线通过至少一个第一转接部与相应的所述扇出走线电连接，所述至少一个数据线组中，第m条数据线与所述扇出走线电连接通过
3、例如，根据本公开实施例，所述第一转接部包括至少两个第一转接孔，所述至少一个数据线组中，第m条数据线与所述扇出走线电连接通过的所述第一转接孔的数量与第(m+n/2)条数据线与所述扇出走线电连接通过的所述第一转接孔的数量相同。
4、例如，根据本公开实施例，所述非显示区包括分别位于所述显示区在所述第二方向上的两侧的第一非显示区和第二非显示区，所述多条扇出走线和所述第一转接部均位于所述第一非显示区；所述阵列基板还包括静电释放结构，所述静电释放结构包括第一静电释放结构和第二静电释放结构，其中，所述第一静电释放结构位于所述第一非显示区，所述第二静电释放结构位于所述第二非显示区，所述第一静电释放结构位于所述多条数据线与所述第一转接部之间，所述多条数据线通过所述第一静电释放结构和所述第一转接部与所述多条扇出走线电连接；所述多条数据线通过多个第二转接部与所述第二静电释放结构电连接，所述第二静电释放结构位于所述第二转接部远离所述多条数据线的一侧，第m条数据线与所述第二静电释放结构电连接通过的所述第二转接部的数量与第(m+n/2)条数据线与所述第二静电释放结构电连接通过的所述第二转接部的数量相同。
5、例如，根据本公开实施例，各第二转接部包括至少两个第二转接孔，第m条数据线与所述第二静电释放结构电连接通过的所述第二转接孔的数量与第(m+n/2)条数据线与所述第二静电释放结构电连接通过的所述第二转接孔的数量相同。
6、例如，根据本公开实施例，所述至少一个扇出走线组中，相邻两条扇出走线分别为第一扇出走线和第二扇出走线，所述第一扇出走线与所述第二扇出走线不同层设置；沿所述第一方向延伸的直线穿过与所述至少一个扇出走线组中各扇出走线电连接的所述第一转接部。
7、例如，根据本公开实施例，所述第m条数据线与第(m+n/2)条数据线通过位于所述第一非显示区的第一连接走线电连接，所述第一连接走线与所述第一转接部连接，所述第一连接走线和与其电连接的所述扇出走线同层设置。
8、例如，根据本公开实施例，所述第m条数据线与第(m+n/2)条数据线通过位于所述第二非显示区的第二连接走线电连接，所述第二静电释放结构通过第三连接走线与所述第二转接部连接，所述第三连接走线与所述第二连接走线同层设置。
9、例如，根据本公开实施例，所述第一转接部包括至少两层导电部以及第一转接孔；所述至少两层导电部包括三层导电部，包括第一导电部、第三导电部以及与所述第一导电部和所述第三导电部均层叠设置的第二导电部，所述第一导电部和所述第三导电部之一与所述扇出走线连接且同层设置，或者，所述至少两层导电部包括两层导电部，包括第一导电部和与所述第一导电部层叠设置的第二导电部，所述第一导电部与所述扇出走线连接且同层设置。
10、例如，根据本公开实施例，与所述至少一个扇出走线组中各扇出走线电连接的各第一转接部均包括沿所述第二方向排列的两个转接子部，所述第一连接走线的数量为多条，至少一条第一连接走线穿过与其不连接的所述第一转接部包括的所述两个转接子部之间的间隔。
11、例如，根据本公开实施例，各转接子部包括沿所述第二方向排列的两个转接块；各第一转接部中，最靠近所述多条数据线的转接块与所述数据线同层设置，最靠近所述扇出走线的转接块和与该转接块连接的所述扇出走线同层设置，位于中间的两个转接块连接且同层设置。
12、例如，根据本公开实施例，所述至少一个扇出走线组中，各扇出走线同层设置，与所述至少一个扇出走线组中各扇出走线电连接的各第一转接部包括三层导电部以及第一转接孔，所述三层导电部包括第一子导电部、第二子导电部以及与所述第一子导电部和所述第二子导电部均层叠设置的第三子导电部，所述第一子导电部位于所述第二子导电部与所述多条数据线之间，所述数据线与所述第一子导电部同层设置，所述扇出走线与所述第二子导电部连接且同层设置。
13、例如，根据本公开实施例，所述第m条数据线与第(m+n/2)条数据线通过第一连接走线电连接，所述第一连接走线与所述第一转接部连接，所述第一连接走线和与其电连接的所述扇出走线同层设置；所述第一连接走线的数量为多条，多条第一连接走线至少包括两种第一连接走线，一种第一连接走线包括位于与其不连接的第一转接部远离所述多条数据线的一侧的部分，且另一种第一连接走线包括位于与其不连接的所述第一转接部靠近所述多条数据线的一侧的部分。
14、例如，根据本公开实施例，所述第二转接部包括三层导电部以及第二转接孔，所述三层导电部包括第四子导电部、第五子导电部以及与所述第四子导电部和所述第五子导电部均层叠设置的第六子导电部，所述第四子导电部位于所述第五子导电部与所述多条数据线之间，所述数据线与所述第四子导电部同层设置，所述第五子导电部与所述第二连接走线同层设置，且所述第二连接走线和所述第三连接走线均与所述第五子导电部连接。
15、例如，根据本公开实施例，所述第一扇出走线和所述第二扇出走线之一与所述多条数据线同层设置，所述第一扇出走线和所述第二扇出走线的另一个与所述多条栅线同层设置。
16、例如，根据本公开实施例，所述第二连接走线和所述第三连接走线均与所述多条栅线同层设置。
17、例如，根据本公开实施例，所述第m条数据线与第(m+n/2)条数据线通过位于所述本文档来自技高网...
【技术保护点】
1.一种阵列基板，包括显示区以及位于所述显示区至少一侧的非显示区，所述阵列基板包括：
2.根据权利要求1所述的阵列基板，其中，所述第一转接部包括至少两个第一转接孔，所述至少一个数据线组中，第m条数据线与所述扇出走线电连接通过的所述第一转接孔的数量与第(m+N/2)条数据线与所述扇出走线电连接通过的所述第一转接孔的数量相同。
3.根据权利要求1所述的阵列基板，其中，所述非显示区包括分别位于所述显示区在所述第二方向上的两侧的第一非显示区和第二非显示区，所述多条扇出走线和所述第一转接部均位于所述第一非显示区；
4.根据权利要求3所述的阵列基板，其中，各第二转接部包括至少两个第二转接孔，第m条数据线与所述第二静电释放结构电连接通过的所述第二转接孔的数量与第(m+N/2)条数据线与所述第二静电释放结构电连接通过的所述第二转接孔的数量相同。
5.根据权利要求1-4任一项所述的阵列基板，其中，所述至少一个扇出走线组中，相邻两条扇出走线分别为第一扇出走线和第二扇出走线，所述第一扇出走线与所述第二扇出走线不同层设置；
6.根据权利要求5所
7.根据权利要求3所述的阵列基板，其中，所述第m条数据线与第(m+N/2)条数据线通过位于所述第二非显示区的第二连接走线电连接，所述第二静电释放结构通过第三连接走线与所述第二转接部连接，所述第三连接走线与所述第二连接走线同层设置。
8.根据权利要求6所述的阵列基板，其中，所述第一转接部包括至少两层导电部以及第一转接孔；
9.根据权利要求8所述的阵列基板，其中，与所述至少一个扇出走线组中各扇出走线电连接的各第一转接部均包括沿所述第二方向排列的两个转接子部，所述第一连接走线的数量为多条，至少一条第一连接走线穿过与其不连接的所述第一转接部包括的所述两个转接子部之间的间隔。
10.根据权利要求9所述的阵列基板，其中，各转接子部包括沿所述第二方向排列的两个转接块；
11.根据权利要求1所述的阵列基板，其中，所述至少一个扇出走线组中，各扇出走线同层设置，与所述至少一个扇出走线组中各扇出走线电连接的各第一转接部包括三层导电部以及第一转接孔，所述三层导电部包括第一子导电部、第二子导电部以及与所述第一子导电部和所述第二子导电部均层叠设置的第三子导电部，所述第一子导电部位于所述第二子导电部与所述多条数据线之间，所述数据线与所述第一子导电部同层设置，所述扇出走线与所述第二子导电部连接且同层设置。
12.根据权利要求11所述的阵列基板，其中，所述第m条数据线与第(m+N/2)条数据线通过第一连接走线电连接，所述第一连接走线与所述第一转接部连接，所述第一连接走线和与其电连接的所述扇出走线同层设置；
13.根据权利要求7所述的阵列基板，其中，所述第二转接部包括三层导电部以及第二转接孔，所述三层导电部包括第四子导电部、第五子导电部以及与所述第四子导电部和所述第五子导电部均层叠设置的第六子导电部，所述第四子导电部位于所述第五子导电部与所述多条数据线之间，所述数据线与所述第四子导电部同层设置，所述第五子导电部与所述第二连接走线同层设置，且所述第二连接走线和所述第三连接走线均与所述第五子导电部连接。
14.根据权利要求5所述的阵列基板，其中，所述第一扇出走线和所述第二扇出走线之一与所述多条数据线同层设置，所述第一扇出走线和所述第二扇出走线的另一个与所述多条栅线同层设置。
15.根据权利要求7所述的阵列基板，其中，所述第二连接走线和所述第三连接走线均与所述多条栅线同层设置。
16.根据权利要求3所述的阵列基板，其中，所述第m条数据线与第(m+N/2)条数据线通过位于所述第二非显示区的第二连接走线电连接，所述第二静电释放结构通过第三连接走线与所述第二转接部连接，所述第三连接走线与所述第二连接走线位于不同层。
17.根据权利要求3所述的阵列基板，还包括：
18.根据权利要求1-4任一项所述的阵列基板，其中，N为12，所述多条栅线包括沿所述第二方向交替设置的第一栅线和第二栅线，与同一数据线组中的第一条数据线至第六条数据线电连接的六列子像素与所述第一栅线电连接，与同一数据线组中的第七条数据线至第十二条数据线电连接的六列子像素与所述第二栅线电连接。
19.根据权利要求1-4任一项所述的阵列基板，其中，至少一条栅线设置有多个弯曲部，所述多个弯曲部...
【技术特征摘要】
1.一种阵列基板，包括显示区以及位于所述显示区至少一侧的非显示区，所述阵列基板包括：
2.根据权利要求1所述的阵列基板，其中，所述第一转接部包括至少两个第一转接孔，所述至少一个数据线组中，第m条数据线与所述扇出走线电连接通过的所述第一转接孔的数量与第(m+n/2)条数据线与所述扇出走线电连接通过的所述第一转接孔的数量相同。
3.根据权利要求1所述的阵列基板，其中，所述非显示区包括分别位于所述显示区在所述第二方向上的两侧的第一非显示区和第二非显示区，所述多条扇出走线和所述第一转接部均位于所述第一非显示区；
4.根据权利要求3所述的阵列基板，其中，各第二转接部包括至少两个第二转接孔，第m条数据线与所述第二静电释放结构电连接通过的所述第二转接孔的数量与第(m+n/2)条数据线与所述第二静电释放结构电连接通过的所述第二转接孔的数量相同。
5.根据权利要求1-4任一项所述的阵列基板，其中，所述至少一个扇出走线组中，相邻两条扇出走线分别为第一扇出走线和第二扇出走线，所述第一扇出走线与所述第二扇出走线不同层设置；
6.根据权利要求5所述的阵列基板，其中，所述第m条数据线与第(m+n/2)条数据线通过位于所述第一非显示区的第一连接走线电连接，所述第一连接走线与所述第一转接部连接，所述第一连接走线和与其电连接的所述扇出走线同层设置。
7.根据权利要求3所述的阵列基板，其中，所述第m条数据线与第(m+n/2)条数据线通过位于所述第二非显示区的第二连接走线电连接，所述第二静电释放结构通过第三连接走线与所述第二转接部连接，所述第三连接走线与所述第二连接走线同层设置。
8.根据权利要求6所述的阵列基板，其中，所述第一转接部包括至少两层导电部以及第一转接孔；
9.根据权利要求8所述的阵列基板，其中，与所述至少一个扇出走线组中各扇出走线电连接的各第一转接部均包括沿所述第二方向排列的两个转接子部，所述第一连接走线的数量为多条，至少一条第一连接走线穿过与其不连接的所述第一转接部包括的所述两个转接子部之间的间隔。
10.根据权利要求9所述的阵列基板，其中，各转接子部包括沿所述第二方向排列的两个转接块；
11.根据权利要求1所述的阵列基板，其中，所述至少一个扇出走线组中，各扇出走线同层设置，与所述至少一个扇出走线组中各扇出走线电连接的各第一转接部包括三层导电部以及第一转接孔，所述三层导电部包括第一子导电部、第二子导电部以及与所述第一子导电部和所述第二子导电部均层叠设置的第三子导电部，所述第一子导电部位于所述第二子导电部与所述多条数据线之间，所述数据线与所述第一子导电部同层设置，所述扇出走线与所述第二子导电部连接且同层设置。
12.根据权利要求11所述的阵列基板，其中，所述第m条数据线与第(m+n/2)条数据线通过第一连接走...
【专利技术属性】
技术研发人员：徐旭，王文超，徐姗姗，方鑫，王金良，胡龙敢，
申请(专利权)人：福州京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。