【技术实现步骤摘要】
本专利技术特别涉及一种finfet结构及其制作方法和应用，属于微纳制造/半导体。
技术介绍
1、第三代半导体材料氮化镓(gan)具有宽禁带(3.4ev)、高击穿电场(3.1mv/cm)和高电子饱和速度等优势，使得gan器件非常适用于制作高温电子器件，并在高频和微波领域具有广阔的应用前景。在极化效应的作用下，gan基异质结构(如algan/gan、alingan/gan、aln/gan等)中能够形成很强的内建电场，调制了氮化物异质结的能带结构，在gan侧形成深量子阱，吸引自由电子聚集到阱中形成高密度2deg(two-dimensional electron gas，二维电子气)，成为新一代电子器件-横向型hemt(high-electron-mobility transistor，高电子迁移率晶体管)的理想选择。gan hemt已经在高频、高功率和高温应用方面展现出优异的性能，并作为射频功率放大器(power amplifier，pa)成功应用于基站等5g核心基础设施。对于5g以及通信系统中高度集成的大规模mimo(multiple-input multiple-output，多重输入多重输出)应用，gan器件的高功率处理能力相较于gaas具有更强的优势，有望提高整体效率并减小射频芯片的尺寸，并在功率输出能力、散热性能等方面优于gaas。
2、具有低成本优势的面向rf(radio frequency，射频)/mm wave(milimeter wave，毫米波)应用的硅基gan hemt同样具有很强的竞争力，但目前仍未
3、为了解决上述问题，在半导体制程技术允许的条件下，尽可能缩短源漏间距是一种可行方案。首先，该方案可以在小源漏电压情况下构筑源漏之间的高电场，从而使得速度饱和提前于夹断饱和出现，有效降低膝点电压。目前，美国hrl实验室采用侧墙工艺技术，能够制备出源漏间距为130nm的gan hemt；intel公司、法国ommic公司均采用常规光刻工艺与电子束曝光工艺制备短沟道(＜500nm)gan hemt。其次，相比于传统的平面器件，finfet结构具有更好的沟道控制能力，在抑制短沟道效应，提高电子迁移率方面更有优势；结合源漏间距的缩短，接入区电阻得到抑制，可使器件的线性度更佳。并可通过调节有效栅宽，实现阈值电压正移，进而实现增强型器件。
4、现有技术的gan hemt器件的一般工艺流程是：欧姆接触制作-台面隔离-表面钝化-栅槽刻蚀-栅极金属制作。采用上述方案制备的器件，无法规避栅-源、栅漏之间的接入区域，故器件在输出高电流时的线性度退化较为严重。另一技术挑战在于，常规方案制备面向射频(以及毫米波)应用的增强型gan hemt极为困难，而出于简化系统、缩小芯片面积的实际要求，pa的增强型工作模式对于移动智能终端的射频前端而言是必需的。事实上，如上所述，目前在世界范围内仅有少数公司实现增强型gan rf hemt的制备，如intel利用势垒层慢速刻蚀技术，制备出增强型gan rf hemt，然而，该技术对刻蚀精度与可控性提出了极高的要求，实现难度较大。此外，日本panasonic也为开发增强型gan rf hemt展开技术储备，研发出p-nio栅极技术，然而p型nio生长存在一定困难，且热稳定性较差。
技术实现思路
1、本专利技术的主要目的在于提供一种finfet结构及其制作方法和应用，从而克服现有技术中的不足。
2、为实现前述专利技术目的，本专利技术采用的技术方案包括：
3、本专利技术一方面提供了一种finfet结构，包括：
4、异质结，其包括沟道层和势垒层，所述沟道层的表面具有沿第一方向依次分布的源区、栅区和漏区，所述栅区包括沿第二方向间隔分布的多个选定区域，多个所述选定区域上叠设有所述势垒层，以形成多个鳍状结构，所述第一方向垂直于第二方向；
5、第一欧姆接触层，其至少叠设在所述沟道层表面的源区上；
6、第二欧姆接触层，其至少叠设在所述沟道层表面的漏区上；
7、栅极，其沿所述第二方向延伸，并至少连续叠设在多个所述鳍状结构的顶端面和侧壁上；
8、源极，其设置在所述第一欧姆接触层上，并与所述第一欧姆接触层形成欧姆接触；
9、漏极，其设置在所述第二欧姆接触层上，并与所述第二欧姆接触层形成欧姆接触。
10、进一步的，栅极与源极、漏极之间的距离都应尽可能的小，但三者彼此无直接接触。
11、在一较为具体的实施方案中，所述沟道层表面具有沿第二方向交替分布的多个第一区域和多个第二区域，所述势垒层叠设在多个所述第一区域上，以形成多个所述鳍状结构；所述鳍状结构和所述第二区域均具有源区、栅区和漏区；并且，在所述第一方向上，所述鳍状结构和所述第二区域的源区、栅区、漏区分别与所述沟道层表面的源区、栅区、漏区对应设置；所述栅极沿第二方向连续覆盖多个所述第二区域的栅区以及多个所述鳍状结构的栅区的顶端面和侧壁；至少在所述鳍状结构的源区上依次叠设有第一欧姆接触层和源极，至少在所述鳍状结构的漏区上依次叠设有第二欧姆接触层和漏极。
12、进一步的，所述第二区域的源区上叠设有第一欧姆接触层，所述源极沿第二方向连续延伸，并叠设在多个所述鳍状结构及多个所述第二区域的源区上；和/或，所述第二区域的漏区上叠设有第二欧姆接触层，所述漏极沿第二方向连续延伸，并叠设在多个所述鳍状结构及多个所述第二区域的漏区上。
13、进一步的，所述finfet结构包括形成在所述第一欧姆接触层和第二欧姆接触层之间的槽状结构；所述槽状结构的槽底面分布在所述第二区域的栅区以及所述鳍状结构的栅区的顶端面和侧壁上，并沿第二方向连续延伸；所述栅极的栅足填充于所述槽状结构内，所述栅极的栅帽具有延伸部，所述延伸部分布在所述槽状结本文档来自技高网...
【技术保护点】
1.一种FinFET结构，其特征在于，包括：
2.根据权利要求1所述的FinFET结构，其特征在于，所述沟道层表面具有沿第二方向交替分布的多个第一区域和多个第二区域，所述势垒层叠设在多个所述第一区域上，以形成多个所述鳍状结构；所述鳍状结构和所述第二区域均具有源区、栅区和漏区；并且，在所述第一方向上，所述鳍状结构和所述第二区域的源区、栅区、漏区分别与所述沟道层表面的源区、栅区、漏区对应设置；所述栅极沿第二方向连续覆盖多个所述第二区域的栅区以及多个所述鳍状结构的栅区的顶端面和侧壁；至少在所述鳍状结构的源区上依次叠设有第一欧姆接触层和源极，至少在所述鳍状结构的漏区上依次叠设有第二欧姆接触层和漏极。
3.根据权利要求2所述的FinFET结构，其特征在于，所述第二区域的源区上叠设有第一欧姆接触层，所述源极沿第二方向连续延伸，并叠设在多个所述鳍状结构及多个所述第二区域的源区上；和/或，所述第二区域的漏区上叠设有第二欧姆接触层，所述漏极沿第二方向连续延伸，并叠设在多个所述鳍状结构及多个所述第二区域的漏区上。
4.根据权利要求2所述的FinFET结构，其特征在
5.根据权利要求1所述的FinFET结构，其特征在于，所述沟道层表面的源区、漏区上分别直接叠设有第一欧姆接触层、第二欧姆接触层，并且所述源极、第一欧姆接触层、漏极和第二欧姆接触层均沿第二方向连续延伸；所述沟道层表面的栅区还包括分布在相邻选定区域之间的第三区域，所述栅极沿所述第二方向延伸，并连续覆盖所述第三区域以及多个所述鳍状结构的顶端面和侧壁。
6.根据权利要求5所述的FinFET结构，其特征在于，所述FinFET结构包括形成在所述第一欧姆接触层和第二欧姆接触层之间的槽状结构；所述槽状结构的槽底面分布在所述沟道层表面的第三区域以及所述鳍状结构的顶端面和侧壁上，并沿第二方向连续延伸；所述栅极的栅足填充于所述槽状结构内，所述栅极的栅帽具有延伸部，所述延伸部分布在所述槽状结构的外部，并沿所述第一方向延伸至分别叠设在所述第一欧姆接触层、第二欧姆接触层上，且所述栅极与所述第一欧姆接触层、第二欧姆接触层之间均分布有栅介质层。
7.根据权利要求1-6中任一项所述的FinFET结构，其特征在于，所述鳍状结构的侧壁分别与所述第一欧姆接触层、第二欧姆接触层的侧壁电性结合。
8.根据权利要求1-6中任一项所述的FinFET结构，其特征在于，所述栅极在所述第一方向上的截面为T形；和/或，所述栅极的栅足在所述第一方向上的尺寸为50～250nm。
9.根据权利要求1-6中任一项所述的FinFET结构，其特征在于，所述FinFET结构包括至少三个所述鳍状结构。
10.根据权利要求1-6中任一项所述的FinFET结构，其特征在于，所述鳍状结构还包括插入层和/或帽层，所述插入层分布在所述势垒层和沟道层之间，所述帽层叠设在所述势垒层上。
11.根据权利要求1-6中任一项所述的FinFET结构，其特征在于，所述栅极与所述异质结之间分布有栅介质层，所述栅介质层的材质包括Al2O3、SiO2、HfO2、AlON、氮化硅中的一种或多种的组合。
12.根据权利要求1-6中任一项所述的FinFET结构，其特征在于，所述FinFET结构还包括衬底，所述衬底上依次叠设有缓冲层、沟道层和势垒层，所述衬底的材质包括硅、蓝宝石、碳化硅、氮化镓、氮化铝中的一种或多种的组合。
13.根据权利要求1-6中任一项所述的FinFET结构，其特征在于，所述FinFET结构包括GaN基FinFET结构、GaAs基FinFET结构或GaO基FinFET结构；
14.一种FinFET结构的制作方法，其特征在于，包括：
15.根据权利要求14所述的制作方法，其特征在于，具体包括：至少在所述欧姆接触层、所述鳍状结构以及所述沟道层的表面上连续覆设所述栅介质层，之后在所述栅介质层上分别加工出源极窗口、漏极窗口，以至少使所述第一欧姆接触层和第二欧姆接触层的局部表面暴露出，之后分别在所述源极窗口、漏极窗口处制作所述源极、漏极。
16.根据权利要求14-15中任一项所述的制...
【技术特征摘要】
1.一种finfet结构，其特征在于，包括：
2.根据权利要求1所述的finfet结构，其特征在于，所述沟道层表面具有沿第二方向交替分布的多个第一区域和多个第二区域，所述势垒层叠设在多个所述第一区域上，以形成多个所述鳍状结构；所述鳍状结构和所述第二区域均具有源区、栅区和漏区；并且，在所述第一方向上，所述鳍状结构和所述第二区域的源区、栅区、漏区分别与所述沟道层表面的源区、栅区、漏区对应设置；所述栅极沿第二方向连续覆盖多个所述第二区域的栅区以及多个所述鳍状结构的栅区的顶端面和侧壁；至少在所述鳍状结构的源区上依次叠设有第一欧姆接触层和源极，至少在所述鳍状结构的漏区上依次叠设有第二欧姆接触层和漏极。
3.根据权利要求2所述的finfet结构，其特征在于，所述第二区域的源区上叠设有第一欧姆接触层，所述源极沿第二方向连续延伸，并叠设在多个所述鳍状结构及多个所述第二区域的源区上；和/或，所述第二区域的漏区上叠设有第二欧姆接触层，所述漏极沿第二方向连续延伸，并叠设在多个所述鳍状结构及多个所述第二区域的漏区上。
4.根据权利要求2所述的finfet结构，其特征在于，所述finfet结构包括形成在所述第一欧姆接触层和第二欧姆接触层之间的槽状结构；所述槽状结构的槽底面分布在所述第二区域的栅区以及所述鳍状结构的栅区的顶端面和侧壁上，并沿第二方向连续延伸；所述栅极的栅足填充于所述槽状结构内，所述栅极的栅帽具有延伸部，所述延伸部分布在所述槽状结构的外部，并沿所述第一方向延伸至分别叠设在所述第一欧姆接触层、第二欧姆接触层上，且所述栅极与所述第一欧姆接触层、第二欧姆接触层之间均分布有栅介质层。
5.根据权利要求1所述的finfet结构，其特征在于，所述沟道层表面的源区、漏区上分别直接叠设有第一欧姆接触层、第二欧姆接触层，并且所述源极、第一欧姆接触层、漏极和第二欧姆接触层均沿第二方向连续延伸；所述沟道层表面的栅区还包括分布在相邻选定区域之间的第三区域，所述栅极沿所述第二方向延伸，并连续覆盖所述第三区域以及多个所述鳍状结构的顶端面和侧壁。
6.根据权利要求5所述的finfet结构，其特征在于，所述finfet结构包括形成在所述第一欧姆接触层和第二欧姆接触层之间的槽状结构；所述槽状结构的槽底面分布在所述沟道层表面的第三区域以及所述鳍状结构的顶端面和侧壁上，并沿第二方向连续延伸；所述栅极的栅足填充于所述槽状结构内，所述栅极的栅帽具有延伸部，所述延伸部分布在所述槽状结构的外部，并沿所述第一方向延伸至分别叠设在所述第一欧姆接触层、第二欧姆接触层上，且所述栅极与所述第一欧姆接触层、第二欧姆接触层之间均分布有栅介质层。
7.根据权利要求1-6中任一项所述的finfet结构，其特征在于，所述鳍状结构的侧壁分别与所述第一欧姆接触层、第二欧姆接触层的侧壁电性结合。
8.根据权利要求1-6中任一项所述的finfet结构，其特征在于，所述栅极在所述第一方向上的截面为t形；和/或，所述栅极的栅足在所述第一方向上的尺寸为50～250nm。
9.根据权利要求1-6中任一项所述的finfet结构，其特征在于，所述finfet结构包括至少三个所述鳍状结构。
10.根据权利要求1-6中任一项所述的finfet结构，其特征在于，所述鳍状结构还包括插入层和/或帽层，所述插入层分布在所述势垒层和沟道层之间，所述帽层叠设在...
【专利技术属性】
技术研发人员：王庆茹，代全，孙钱，周宇，李倩，刘建勋，詹晓宁，张新堃，杨辉，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。