System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件及其制造方法、存储系统技术方案_技高网

半导体器件及其制造方法、存储系统技术方案

技术编号:44193942 阅读:0 留言:0更新日期:2025-02-06 18:32
本申请提供一种半导体器件及其制造方法、存储系统,方法包括:于半导体层中形成沿第一方向和第二方向延伸的多条沟道线,第一方向与第二方向相交;于半导体层中形成沿第一方向延伸且沿第二方向排布的多个第一凹槽和多个第二凹槽,多个第一凹槽和多个第二凹槽与多条沟道线相交,形成多个沟道结构,第一凹槽沿第二方向的尺寸小于第二凹槽沿第二方向的尺寸;以及于多个第一凹槽和多个第二凹槽中形成导电层,去除部分导电层,多个第一凹槽中剩余的导电层分别形成多个导电屏蔽结构,且多个第二凹槽中剩余的导电层分别形成多条栅极线。该方法能简化半导体器件的制造工艺。

【技术实现步骤摘要】

本申请涉及半导体,尤其涉及一种半导体器件及其制造方法、存储系统


技术介绍

1、动态随机存储器是一种重要的存储器。动态随机存储器的存储单元主要包括一个存储电容、和存储电容串联连接的一个晶体管。其中,存储电容用于存储数据,晶体管用于控制对存储电容中数据的存储。

2、目前,动态随机存储器的制造工艺复杂,如何简化动态随机存储器的制造工艺是需要解决的技术问题。


技术实现思路

1、本申请的目的在于提供一种半导体器件及其制造方法、存储系统,以简化半导体器件的制造方法。

2、第一方面,本申请提供一种半导体器件的制造方法,所述方法包括:

3、于所述半导体层中形成沿第一方向和第二方向延伸的多条沟道线,所述第一方向与所述第二方向相交;

4、于所述半导体层中形成沿所述第一方向延伸且沿所述第二方向排布的多个第一凹槽和多个第二凹槽,多个所述第一凹槽和多个所述第二凹槽与多条所述沟道线相交,形成多个沟道结构,所述第一凹槽沿所述第二方向的尺寸小于所述第二凹槽沿所述第二方向的尺寸;以及

5、于多个所述第一凹槽和多个所述第二凹槽中形成导电层,去除部分所述导电层,多个第一凹槽中剩余的所述导电层分别形成多个导电屏蔽结构,且多个所述第二凹槽中剩余的所述导电层分别形成多条栅极线。

6、在一些实施例的半导体器件的制造方法中,所述于所述半导体层中形成沿所述第一方向延伸且沿所述第二方向排布的多个第一凹槽和多个第二凹槽包括:

7、于所述半导体层中形成沿所述第一方向以及第三方向延伸并沿所述第二方向交替设置的多个第一初始凹槽和多个第二初始凹槽,在所述第三方向上所述第一初始凹槽的尺寸小于所述第二初始凹槽的尺寸,所述第三方向与所述第一方向以及所述第二方向相交;

8、于多个所述第一初始凹槽和多个所述第二初始凹槽中填充牺牲层;

9、去除多个所述第二初始凹槽中的所述牺牲层,并扩大所述第二初始凹槽沿所述第一方向和所述第二方向的尺寸,形成多个所述第二凹槽;以及

10、去除多个所述第一初始凹槽中的所述牺牲层,形成多个所述第一凹槽。

11、在一些实施例的半导体器件的制造方法中,在所述去除多个所述第二初始凹槽中的所述牺牲层之前,所述方法还包括:

12、去除多个所述第一初始凹槽中的部分所述牺牲层;以及

13、于多个第一初始凹槽中剩余的所述牺牲层上形成覆盖层。

14、在一些实施例的半导体器件的制造方法中,在所述去除多个第一初始凹槽中的部分所述牺牲层之前,所述方法还包括:

15、在所述第一方向上于所述半导体层的一侧形成覆盖多个所述第二初始凹槽中的所述牺牲层的保护层。

16、在一些实施例的半导体器件的制造方法中,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层之前,所述方法还包括:

17、于所述第一凹槽中形成位于沟道结构的侧壁上的隔离层,并于所述第二凹槽中形成位于沟道结构的侧壁上的栅极绝缘层。

18、在一些实施例的半导体器件的制造方法中,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

19、形成覆盖所述隔离层且填充所述第一凹槽,并覆盖所述第二凹槽中所述栅极绝缘层的第一导电层。

20、在一些实施例的半导体器件的制造方法中,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

21、形成覆盖所述隔离层且填充所述第一凹槽,并覆盖所述第二凹槽中所述栅极绝缘层的第一导电层;以及

22、形成位于所述第二凹槽中并覆盖所述第二凹槽中所述第一导电层的第二导电层,所述第二导电层的材料不同于所述第一导电层的材料。

23、在一些实施例的半导体器件的制造方法中,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

24、形成覆盖所述第一凹槽中所述隔离层和所述第二凹槽中所述栅极绝缘层的第一导电层;以及

25、形成覆盖所述第一凹槽中所述第一导电层且填充所述第一凹槽,并覆盖所述第二凹槽中所述第一导电层的第二导电层,所述第二导电层的材料不同于所述第一导电层的材料。

26、在一些实施例的半导体器件的制造方法中,形成多个所述第二凹槽之后,且在形成多个所述第一凹槽之前,所述方法还包括:

27、于所述第二凹槽的槽底形成绝缘垫高部,所述绝缘垫高部包括远离所述第二凹槽的槽底底面的绝缘顶面,在所述第一方向上所述绝缘顶面位于所述第一初始凹槽的槽底底面靠近所述第一初始凹槽的槽口的一侧。

28、在一些实施例的半导体器件的制造方法中,所述方法还包括:形成与多个所述导电屏蔽结构连接的引出导电结构。

29、第二方面,本申请还提供一种半导体器件,包括:

30、沿第一方向延伸的多个沟道结构;

31、沿所述第一方向延伸的多条栅极线,在第二方向上一条所述栅极线位于相邻的所述沟道结构之间,所述第二方向与所述第一方向相交;以及

32、沿所述第一方向延伸的多个导电屏蔽结构,多个所述导电屏蔽结构与多条所述栅极线沿所述第二方向间隔设置,在所述第二方向上一个所述导电屏蔽结构位于相邻的所述沟道结构之间;

33、其中,所述导电屏蔽结构沿所述第二方向的尺寸小于一条所述栅极线沿所述第二方向的尺寸的两倍。

34、在一些实施例的半导体器件中,所述半导体器件还包括:绝缘垫高部,在所述第一方向上位于所述栅极线的一侧并与所述栅极线接触;

35、其中,在所述第一方向上,所述导电屏蔽结构包括相对的导电屏蔽底端面和导电屏蔽顶端面,所述导电屏蔽底端面靠近所述绝缘垫高部设置;所述栅极线包括与所述绝缘垫高部接触的栅极线底端面,所述导电屏蔽底端面位于所述栅极线底端面远离所述导电屏蔽顶端面的一侧。

36、在一些实施例的半导体器件中,所述半导体器件还包括:栅极绝缘层,所述栅极绝缘层位于所述栅极线与所述沟道结构的侧壁之间;以及

37、隔离层,所述隔离层位于所述导电屏蔽结构与所述沟道结构的侧壁之间,所述隔离层的厚度与所述栅极绝缘层的厚度相同,所述隔离层的材料与所述栅极绝缘层的材料相同。

38、在一些实施例的半导体器件中,所述导电屏蔽结构包括第一导电屏蔽层,所述隔离层位于所述第一导电屏蔽层与所述沟道结构的侧壁之间;

39、所述栅极线包括第一栅极层,所述栅极绝缘层位于所述第一栅极层与所述沟道结构的侧壁之间,所述第一栅极层的材料与所述第一导电屏蔽层的材料相同。

40、在一些实施例的半导体器件中,所述导电屏蔽结构包括第一导电屏蔽层,所述隔离层位于所述第一导电屏蔽层与所述沟道结构的侧壁之间;

41、所述栅极线包括材料不同的第一栅极层和第二栅极层,所述第一栅极层位于所述第二栅极层与所述沟道结构的侧壁之间,所述栅极绝缘层位于所述第一栅极层与所述沟道结构的侧壁之间,所述第一栅极层的材料与所述第一导电屏蔽层的材料相同本文档来自技高网...

【技术保护点】

1.一种半导体器件的制造方法,其特征在于,所述方法包括:

2.根据权利要求1所述半导体器件的制造方法,其特征在于,所述于所述半导体层中形成沿所述第一方向延伸且沿所述第二方向排布的多个第一凹槽和多个第二凹槽包括:

3.根据权利要求2所述半导体器件的制造方法,其特征在于,在所述去除多个所述第二初始凹槽中的所述牺牲层之前,所述方法还包括:

4.根据权利要求3所述半导体器件的制造方法,其特征在于,在所述去除多个第一初始凹槽中的部分所述牺牲层之前,所述方法还包括:

5.根据权利要求1所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层之前,所述方法还包括:

6.根据权利要求5所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

7.根据权利要求5所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

8.根据权利要求5所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

9.根据权利要求2所述半导体器件的制造方法,其特征在于,形成多个所述第二凹槽之后,且在形成多个所述第一凹槽之前,所述方法还包括:

10.根据权利要求1所述半导体器件的制造方法,其特征在于,所述方法还包括:形成与多个所述导电屏蔽结构连接的引出导电结构。

11.一种半导体器件,其特征在于,包括:

12.根据权利要求11所述的半导体器件,其特征在于,所述半导体器件还包括:绝缘垫高部,在所述第一方向上位于所述栅极线的一侧并与所述栅极线接触;

13.根据权利要求11所述的半导体器件,其特征在于,所述半导体器件还包括:栅极绝缘层,所述栅极绝缘层位于所述栅极线与所述沟道结构的侧壁之间;以及

14.根据权利要求13所述的半导体器件,其特征在于,所述导电屏蔽结构包括第一导电屏蔽层,所述隔离层位于所述第一导电屏蔽层与所述沟道结构的侧壁之间;

15.根据权利要求13所述的半导体器件,其特征在于,所述导电屏蔽结构包括第一导电屏蔽层,所述隔离层位于所述第一导电屏蔽层与所述沟道结构的侧壁之间;

16.根据权利要求13所述的半导体器件,其特征在于,所述导电屏蔽结构包括材料不同的第一导电屏蔽层和第二导电屏蔽层,所述第一导电屏蔽层位于所述第二导电屏蔽层与所述沟道结构的侧壁之间,所述隔离层位于所述第一导电屏蔽层与所述沟道结构的侧壁之间;

17.根据权利要求11所述的半导体器件,其特征在于,所述半导体器件还包括:引出导电结构,与所述导电屏蔽结构连接。

18.一种存储系统,其特征在于,包括:

...

【技术特征摘要】

1.一种半导体器件的制造方法,其特征在于,所述方法包括:

2.根据权利要求1所述半导体器件的制造方法,其特征在于,所述于所述半导体层中形成沿所述第一方向延伸且沿所述第二方向排布的多个第一凹槽和多个第二凹槽包括:

3.根据权利要求2所述半导体器件的制造方法,其特征在于,在所述去除多个所述第二初始凹槽中的所述牺牲层之前,所述方法还包括:

4.根据权利要求3所述半导体器件的制造方法,其特征在于,在所述去除多个第一初始凹槽中的部分所述牺牲层之前,所述方法还包括:

5.根据权利要求1所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层之前,所述方法还包括:

6.根据权利要求5所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

7.根据权利要求5所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

8.根据权利要求5所述半导体器件的制造方法,其特征在于,所述于多个所述第一凹槽和多个所述第二凹槽中形成导电层包括:

9.根据权利要求2所述半导体器件的制造方法,其特征在于,形成多个所述第二凹槽之后,且在形成多个所述第一凹槽之前,所述方法还包括:

10.根据权利要求1所述半导体...

【专利技术属性】
技术研发人员:霍宗亮刘子琛刘威
申请(专利权)人:长江存储科技有限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1