【技术实现步骤摘要】
本专利技术涉及安全电路，具体涉及一种功率器件驱动方法及电路。
技术介绍
1、在对功率器件进行驱动控制时，驱动电路是连接控制电路与功率器件的关键组件，它通过放大进行控制的驱动信号来驱动功率器件以实现相应的功能。但是在一些工作场景下，功率器件的电压应力可能达到其最大承受能力，而传统的固定驱动电路方案实现简单，无需额外调节机制，使得其难以在降低电压应力和减少功率晶体管及驱动电路损耗之间实现平衡。此外，为了确保设备工作的可靠性，就可能需要为功率器件和驱动电路设计较大的安全裕量，这无疑会增加功率变换器的整体成本。因此需要，在功率器件的电压应力可能达到最大承受能力的工况中，驱动电路应能降低其自身的驱动速率，以抑制功率器件的电压过快上升，从而使得功率器件的电压应力在限制以下；在功率器件的电压应力显著低于最大承受能力的工况中，驱动电路应能提升其自身的驱动速率，以降低功率器件内的电压电流交叠时间和驱动电路的电压电流交叠时间，从而减少功率器件和驱动电路的损耗。
2、目前对于这一问题的处理主要有以下几种方案：
3、一是，调节驱动阻抗网络方案，
4、优势：能够直接对驱动阻抗网络进行调整。
5、局限性：为了直接调节驱动阻抗网络，需要配备较多的附加电路，包括但不限于放大电路和隔离电路等。由此造成占板面积浪费和成本大幅上升。
6、二是，调节驱动电压方案，
7、优势：所有功率晶体管的驱动电路可以统一调整。
8、局限性：驱动电压通常由大容量电容进行滤波，导致电压变化速率较慢，难以
9、三是，增设多个驱动电压方案，
10、优势：能够提供更灵活的驱动速率调节能力。
11、局限性：引入多个驱动电压支路可能会导致部分支路闲置，这不仅增加了功率变换器的成本，还会降低其功率密度。
12、四是，调整驱动电路数量方案
13、优势：稳定、可靠。
14、局限性：驱动电路通常需输出确定电平，多个驱动电路并联时，若输出不同的驱动电平，可能导致功率晶体管门极电压不稳定，从而影响系统的工作状态。
15、综上而言也就是说，直接调节驱动阻抗网络需要较多附加电路，导致成本上升和空间浪费；统一调整驱动电压难以快速响应驱动速率变化，因为大容量电容滤波导致电压变化速率慢；调整驱动电路数量，受限于驱动电路输出确定电平导致系统不稳定。
16、因此，如何实现驱动速率的可调的同时，保证系统工作稳定并控制成本，是本申请所针对解决的技术问题。
技术实现思路
1、本专利技术的一个主要目的在于克服上述的至少一种缺陷，是要提供一种功率器件驱动方法及电路，其具备高度的灵活性和适应性，响应速度快、稳定性高，且工作更为安全。
2、为达到上述目的，本专利技术采用的技术方案是：
3、本专利技术提供了一种功率器件驱动方法，其中，通过调整输入驱动信号控制多路驱动电路的输出，所述驱动信号包括主驱动信号和至少一路使能信号，所述主驱动信号经所述多路驱动电路形成主输出信号，所述多路驱动电路根据所接收的使能信号激活或者禁用来确定是否输出辅输出信号，根据所述主输出信号或者辅输出信号形成用于对功率器件进行驱动的驱动电压信号。
4、根据本专利技术的其中一个实施方式，所述辅输出信号跟随所述驱动信号，且所述辅输出信号的波形与所述主输出信号的波形基本相同。
5、根据本专利技术的其中一个实施方式，所述主驱动信号分为多路输入，一路经处理放大后形成主输出信号，其余各路分别与各使能信号一起进行处理放大，在使能信号激活时则输出所述辅输出信号，所述辅输出信号与所述主输出信号叠加构成所述驱动电压信号。
6、根据本专利技术的其中一个实施方式，所述主驱动信号分为多路输入，一路经处理放大后形成主输出信号，所述主输出信号发送至所述多路驱动电路中的第一驱动阻抗网络，用于控制所述第一驱动阻抗网络的工作，其余各路分别与各使能信号一起进行处理放大，在使能信号激活时则输出所述辅输出信号，各所述辅输出信号分别发送至所述多路驱动电路中的各第二驱动阻抗网络，各所述辅输出信号分别控制一所述第二驱动阻抗网络与所述第一驱动阻抗网络共同作用，用于控制调整对功率器件进行驱动的驱动电压信号。
7、根据本专利技术的其中一个实施方式，所述多路驱动电路包括至少一个第二驱动阻抗网络，所述至少一个驱动阻抗网络中的至少一个的电流流向为单向导通，导通方向为所述驱动阻抗网络的输出端指向输入端或者为所述驱动阻抗网络的输入端指向输出端。
8、根据本专利技术的其中一个实施方式，在使能信号被禁用时，各使能信号的输入端与所述多路驱动电路的驱动电压的输出端之间为高阻抗状态。
9、根据本专利技术的其中一个实施方式，包括至少一路用于进行功率器件开通速率控制的第一辅输出信号和至少一路用于进行功率器件关断速率控制的第二辅输出信号，根据各使能信号的选择输入确定所述第一辅输出信号或者第二辅输出信号的输出与否。
10、根据本专利技术的其中一个实施方式，各所述使能信号中的至少两路使能信号合并，所述至少两路使能信号合并后共同进行使能控制。
11、特别地，本专利技术还提供了一种功率器件驱动电路，其包括多路驱动电路，所述多路驱动电路的输入端用于接收驱动信号，所述多路驱动电路具有至少两个输出端；
12、其中，所述多路驱动电路包括主驱动电路和至少一路辅驱动电路，所述驱动信号包括主驱动信号和至少一路使能信号，所述主驱动信号分为至少两路，并分别输入至所述主驱动电路和各辅驱动电路，所述主驱动信号经所述主驱动电路形成主输出信号，各使能信号分别输入各辅驱动电路，各辅驱动电路根据所接收的使能信号激活或者禁用实现启用或者禁断，使能信号激活使得辅驱动电路启用后形成辅输出信号；
13、根据所述主输出信号或者辅输出信号形成用于对功率器件进行驱动的驱动电压信号。
14、根据本专利技术的其中一个实施方式，所述主驱动电路包括主驱动逻辑电路和主驱动放大电路，所述主驱动信号经所述主驱动逻辑电路和主驱动放大电路进行处理放大后形成主输出信号；
15、可选地，所述主驱动电路中还设有隔离电路，所述隔离电路设置于主驱动逻辑电路与主驱动放大电路之间、或者主驱动逻辑电路的内部、或者主驱动逻辑电路的前级。
16、根据本专利技术的其中一个实施方式，所述辅驱动电路包括辅驱动逻辑电路和辅驱动放大电路，所述主驱动信号和使能信号接入所述辅驱动逻辑电路的输入端，所述辅驱动逻辑电路的输出端连接所述辅驱动放大电路，所述辅驱动放大电路的输出端在使能信号激活时输出所述辅输出信号；
17、可选地，所述辅驱动电路中还设有隔离电路，所述隔离电路设置于辅驱动逻辑电路与辅驱动放大电路之间、或者辅驱动逻辑电路的内部、或者辅驱动逻辑电路的前级。
18、根据本专利技术的其中一个实施方式，所述辅驱动逻辑电路包括逻辑门器件或者三态缓冲器件，所述使能信号和所述主驱动信号接入所述本文档来自技高网...
【技术保护点】
1.一种功率器件驱动方法，其特征在于，通过调整输入驱动信号控制多路驱动电路的输出，所述驱动信号包括主驱动信号和至少一路使能信号，所述主驱动信号经所述多路驱动电路形成主输出信号，所述多路驱动电路根据所接收的使能信号激活或者禁用来确定是否输出辅输出信号，根据所述主输出信号或者辅输出信号形成用于对功率器件进行驱动的驱动电压信号。
2.根据权利要求1所述的功率器件驱动方法，其特征在于，所述辅输出信号跟随所述驱动信号，且所述辅输出信号的波形与所述主输出信号的波形基本相同。
3.根据权利要求1或2所述的功率器件驱动方法，其特征在于，所述主驱动信号分为多路输入，一路经处理放大后形成主输出信号，其余各路分别与各使能信号一起进行处理放大，在使能信号激活时则输出所述辅输出信号，所述辅输出信号与所述主输出信号叠加构成所述驱动电压信号。
4.根据权利要求1或2所述的功率器件驱动方法，其特征在于，所述主驱动信号分为多路输入，一路经处理放大后形成主输出信号，所述主输出信号发送至所述多路驱动电路中的第一驱动阻抗网络，用于控制所述第一驱动阻抗网络的工作，其余各路分别与各使能信
5.根据权利要求4所述的功率器件驱动方法，其特征在于，所述多路驱动电路包括至少一个第二驱动阻抗网络，所述至少一个驱动阻抗网络中的至少一个的电流流向为单向导通，导通方向为所述驱动阻抗网络的输出端指向输入端或者为所述驱动阻抗网络的输入端指向输出端。
6.根据权利要求1所述的功率器件驱动方法，其特征在于，在使能信号被禁用时，各使能信号的输入端与所述多路驱动电路的驱动电压的输出端之间为高阻抗状态。
7.根据权利要求1所述的功率器件驱动方法，其特征在于，包括至少一路用于进行功率器件开通速率控制的第一辅输出信号和至少一路用于进行功率器件关断速率控制的第二辅输出信号，根据各使能信号的选择输入确定所述第一辅输出信号或者第二辅输出信号的输出与否。
8.根据权利要求1或7所述的功率器件驱动方法，其特征在于，各所述使能信号中的至少两路使能信号合并，所述至少两路使能信号合并后共同进行使能控制。
9.一种功率器件驱动电路，其特征在于，包括多路驱动电路，所述多路驱动电路的输入端用于接收驱动信号，所述多路驱动电路具有至少两个输出端；
10.根据权利要求9所述的功率器件驱动电路，其特征在于，所述主驱动电路包括主驱动逻辑电路和主驱动放大电路，所述主驱动信号经所述主驱动逻辑电路和主驱动放大电路进行处理放大后形成主输出信号；
11.根据权利要求9所述的功率器件驱动电路，其特征在于，所述辅驱动电路包括辅驱动逻辑电路和辅驱动放大电路，所述主驱动信号和使能信号接入所述辅驱动逻辑电路的输入端，所述辅驱动逻辑电路的输出端连接所述辅驱动放大电路，所述辅驱动放大电路的输出端在使能信号激活时输出所述辅输出信号；
12.根据权利要求11所述的功率器件驱动电路，其特征在于，所述辅驱动逻辑电路包括逻辑门器件或者三态缓冲器件，所述使能信号和所述主驱动信号接入所述逻辑门器件或者三态缓冲器件的输入端，在所述使能信号激活时所述逻辑门器件或者三态缓冲器件的输出端方输出所述辅输出信号；
13.根据权利要求9所述的功率器件驱动电路，其特征在于，所述主驱动电路包括第一驱动阻抗网络，各所述辅驱动电路包括第二驱动阻抗网络，所述主输出信号发送至所述第一驱动阻抗网络、用于控制所述第一驱动阻抗网络的工作，各所述辅输出信号发送至各第二驱动阻抗网络，各所述辅输出信号分别控制一所述第二驱动阻抗网络与所述第一驱动阻抗网络共同作用，用于控制调整对功率器件进行驱动的驱动电压信号。
14.根据权利要求13所述的功率器件驱动电路，其特征在于，所述主驱动电路包括第一上驱动开关、第一下驱动开关、第一驱动阻抗网络，
15.根据权利要求14所述的功率器件驱动电路，其特征在于，一所述辅驱动电路包括第二上驱动开关和第二驱动阻抗网络，所述第二上驱动开关的第一端与供电电源VCC端相连，第二端与所述第二驱动阻抗网络的第一端相连，所述第二驱动阻抗网络的第二端与所述第一驱动阻抗网络的第二端相连后接入所述功率器件的控制极，所述辅输出信号接入所述第二上驱动开关并控制其通断。
16.根据权利要求15所述的功率器件驱动电路，其特征在于，所述第二驱动阻抗网络中设置有单向导通器件，电流单向导通...
【技术特征摘要】
1.一种功率器件驱动方法，其特征在于，通过调整输入驱动信号控制多路驱动电路的输出，所述驱动信号包括主驱动信号和至少一路使能信号，所述主驱动信号经所述多路驱动电路形成主输出信号，所述多路驱动电路根据所接收的使能信号激活或者禁用来确定是否输出辅输出信号，根据所述主输出信号或者辅输出信号形成用于对功率器件进行驱动的驱动电压信号。
2.根据权利要求1所述的功率器件驱动方法，其特征在于，所述辅输出信号跟随所述驱动信号，且所述辅输出信号的波形与所述主输出信号的波形基本相同。
3.根据权利要求1或2所述的功率器件驱动方法，其特征在于，所述主驱动信号分为多路输入，一路经处理放大后形成主输出信号，其余各路分别与各使能信号一起进行处理放大，在使能信号激活时则输出所述辅输出信号，所述辅输出信号与所述主输出信号叠加构成所述驱动电压信号。
4.根据权利要求1或2所述的功率器件驱动方法，其特征在于，所述主驱动信号分为多路输入，一路经处理放大后形成主输出信号，所述主输出信号发送至所述多路驱动电路中的第一驱动阻抗网络，用于控制所述第一驱动阻抗网络的工作，其余各路分别与各使能信号一起进行处理放大，在使能信号激活时则输出所述辅输出信号，各所述辅输出信号分别发送至所述多路驱动电路中的各第二驱动阻抗网络，各所述辅输出信号分别控制一所述第二驱动阻抗网络与所述第一驱动阻抗网络共同作用，用于控制调整对功率器件进行驱动的驱动电压信号。
5.根据权利要求4所述的功率器件驱动方法，其特征在于，所述多路驱动电路包括至少一个第二驱动阻抗网络，所述至少一个驱动阻抗网络中的至少一个的电流流向为单向导通，导通方向为所述驱动阻抗网络的输出端指向输入端或者为所述驱动阻抗网络的输入端指向输出端。
6.根据权利要求1所述的功率器件驱动方法，其特征在于，在使能信号被禁用时，各使能信号的输入端与所述多路驱动电路的驱动电压的输出端之间为高阻抗状态。
7.根据权利要求1所述的功率器件驱动方法，其特征在于，包括至少一路用于进行功率器件开通速率控制的第一辅输出信号和至少一路用于进行功率器件关断速率控制的第二辅输出信号，根据各使能信号的选择输入确定所述第一辅输出信号或者第二辅输出信号的输出与否。
8.根据权利要求1或7所述的功率器件驱动方法，其特征在于，各所述使能信号中的至少两路使能信号合并，所述至少两路使能信号合并后共同进行使能控制。
9.一种功率器件驱动电路，其特征在于，包括多路驱动电路，所述多路驱动电路的输入端用于接收驱动信号，所述多路驱动电路具有至少两个输出端；
10.根据权利要...
【专利技术属性】
技术研发人员：陈润田，
申请(专利权)人：上海思格源智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。