【技术实现步骤摘要】
本专利技术属于集成电路，具体涉及一种全耗尽绝缘体上应变硅mos器件及其制备方法。
技术介绍
1、快速发展的集成电路行业对mos器件的性能要求越来越高，当前较为流行的提高mos器件性能的方法有两类，一类是应力引入技术，一类是金属硅化物应变引入技术。
2、应力引入技术是一种应用于nmos，nfet等中的局部应力引入技术，可以有效提高电子输运性能，降低漏电流。这种方法主要包括以下步骤：多晶硅无定型化，沉积具有拉伸应力的衬层，快速退火，衬层移除。虽然拉伸层被移除，但是通过退火过程，应力被记忆下来，从而在移除衬层之后沟道仍保留应力。但是这种技术主要适用于n型器件，用于制作p型器件时会导致器件的性能降低。
3、同样的，在金属硅化物应变引入技术中，由于硅化物与硅热膨胀系数的不同，金属硅化反应造成了晶格不匹配而产生了内部张应力，产生的张应力降低pmos性能。
4、此外，还有一种适用范围较广可以提高pmos器件性能的方法为应变硅工艺。由于应变硅工艺(非上述金属硅化物应变引入技术)与当前的硅工艺兼容，可以连续调节能带并提高mos器件中载流子的迁移率，因此被广泛的应用于cmos工艺中来增强器件的性能。引入mos器件的应力从应力方向上可以被分为单轴应力和双轴应力。被引入的应力能够使得材料的能级发生分裂引起载流子有效质量的改变从而影响载流子迁移率。这种应力引入的基本原理是晶格失配，与硅接触的材料和硅两者沿晶格生长，但晶格系数不同便会产生应力。
5、但是当前的应变硅工艺仅能在mos器件中往往只能引入单一应力，
技术实现思路
1、本专利技术实施例提供了一种全耗尽绝缘体上应变硅mos器件及其制备方法，可以解决当前的应变硅工艺仅能在mos器件中往往只能引入单一应力，导致mos期间的性能仍旧较低的问题。
2、第一方面，本专利技术实施例提供了一种全耗尽绝缘体上应变硅mos器件，包括：
3、soi衬底，soi衬底的上表面沿第一方向依次设置有第一浅槽沟道隔离区、第一外延槽、第二外延槽、第二浅槽沟道隔离区，位于第一外延槽和第二外延槽之间的soi衬底形成应变硅层，第一浅槽沟道隔离区和第二浅槽沟道隔离区的槽深大于第一外延槽和第二外延槽的槽深，第一浅槽沟道隔离区和第二浅槽沟道隔离区均包含隔离填充材料；
4、第一外延层、第二外延层，第一外延层和第二外延层分别设置在第一外延槽和第二外延槽中，第一外延层和第二外延层的厚度小于第一外延槽和第二外延槽的槽深；
5、其中，第一外延层的材质、第二外延层的材质的晶格系数与应变硅层的材质的晶格系数不同，隔离填充材料的热力膨胀系数与应变硅层材质的热力膨胀系数不同；
6、源极、漏极，源极和漏极分别设置在第一外延层和第二外延层的上表面；
7、栅氧化层，栅氧化层设置于应变硅层的上表面；
8、栅极，栅极设置于栅氧化层的上表面。
9、第二方面，本专利技术实施例提供了一种全耗尽绝缘体上应变硅mos器件的制备方法，包括：
10、制备soi衬底；
11、以预设角度在soi衬底的上表面的两侧分别刻蚀第一浅槽沟道隔离区和第二浅槽沟道隔离区，并在第一浅槽沟道隔离区和第二浅槽沟道隔离区内沉积隔离填充材料；
12、在位于第一浅槽沟道隔离区、第二浅槽沟道隔离区之间的部分soi衬底的上表面上依次沉积栅氧化层和栅极；
13、对位于第一浅槽沟道隔离区与栅极之间的soi衬底、位于第二浅槽沟道隔离区与栅极之间的soi衬底分别进行离子注入，以在soi衬底中形成源区和漏区；
14、分别刻蚀源区和漏区，形成第一外延槽和第二外延槽，并在第一外延槽和第二外延槽之间的soi衬底中形成应变硅层，其中，第一外延槽和第二外延槽的槽深小于第一浅槽沟道隔离区和第二浅槽沟道隔离区的槽深；
15、在第一外延槽内沉积外延金属，并对相对高度大于预设高度值的外延金属进行离子注入，以形成第一外延层和源极，其中，预设高度值小于第一外延槽的槽深，第一外延层由位于第一外延槽内未进行离子注入的外延金属形成；
16、在第二外延槽内沉积外延金属，并对相对高度大于预设高度值的外延金属进行离子注入，以形成第二外延层和漏极，其中，预设高度值小于第二外延槽的槽深，第二外延层由位于第二外延槽内未进行离子注入的外延金属形成。
17、本专利技术实施例与现有技术相比存在的有益效果是：根据本专利技术提供的mos器件，通过将应变硅层设置在源极和漏极之间的沟道区域，并在应变硅层两侧还设置晶格常数与应变硅层材质不同的外延层，能够基于晶格失配原理在沟道区域引入一个单轴压应力；通过在应变硅层的两侧设置热膨胀系数与应变硅层不同的浅槽沟道隔离区，能够在沟道区域引入另一个单轴压应力；从而在mos器件的沟道区域引入复合单轴应力而非单一应变源产生的单一应力，能够大幅度载流子迁移率，从而提高mos器件的性能。
本文档来自技高网...【技术保护点】
1.一种全耗尽绝缘体上应变硅MOS器件，其特征在于，包括：
2.根据权利要求1所述的MOS器件，其特征在于，所述SOI衬底从下之上依次层叠的硅衬底层、埋氧化层及所述应变硅层。
3.根据权利要求2所述的MOS器件，其特征在于，所述第一外延槽和所述第二外延槽延伸至所述埋氧化层的上表面，所述第一浅槽沟道隔离区和所述第二浅槽沟道隔离区延伸至所述硅衬底层中。
4.根据权利要求1所述的MOS器件，其特征在于，所述源极和所述漏极的上表面为凸起状。
5.根据权利要求1所述的MOS器件，其特征在于，所述第一外延层和所述第二外延层的材质包括SiGe，所述应变硅层的材质包括Si。
6.根据权利要求5所述的MOS器件，其特征在于，所述第一外延层和所述第二外延层的厚度范围包括：50-70nm。
7.根据权利要求1所述的MOS器件，其特征在于，所述隔离填充材料包括SiO2，所述应变硅层的材质包括Si。
8.根据权利要求7所述的MOS器件，其特征在于，所述第一浅槽沟道隔离区和所述第二浅槽沟道隔离区的槽深范围包括500-600n
9.一种全耗尽绝缘体上应变硅MOS器件的制备方法，其特征在于，包括：
10.根据权利要求9所述的制备方法，其特征在于，在所述以预设角度刻蚀在所述SOI衬底的上表面的两侧分别刻蚀第一浅槽沟道隔离区和第二浅槽沟道隔离区之前，所述方法还包括：
...【技术特征摘要】
1.一种全耗尽绝缘体上应变硅mos器件，其特征在于，包括：
2.根据权利要求1所述的mos器件，其特征在于，所述soi衬底从下之上依次层叠的硅衬底层、埋氧化层及所述应变硅层。
3.根据权利要求2所述的mos器件，其特征在于，所述第一外延槽和所述第二外延槽延伸至所述埋氧化层的上表面，所述第一浅槽沟道隔离区和所述第二浅槽沟道隔离区延伸至所述硅衬底层中。
4.根据权利要求1所述的mos器件，其特征在于，所述源极和所述漏极的上表面为凸起状。
5.根据权利要求1所述的mos器件，其特征在于，所述第一外延层和所述第二外延层的材质包括sige，所述应变硅层的材质包括si。
6....
【专利技术属性】
技术研发人员：郝敏如，王玉辰，陈丹婷，李嘉骏，陈国祥，吴华，
申请(专利权)人：西安石油大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。