具有硅通孔和侧面焊盘的半导体芯片制造技术

在此披露的本发明专利技术涉及可以在诸如闪存产品中使用的多芯片半导体元件封装。在一个示范实施例里，半导体芯片可能包括硅通孔和侧面焊盘。

【技术实现步骤摘要】
【国外来华专利技术】
在此披露的本专利技术涉及可以在诸如闪存产品(flash memory device)中使用的多芯片半导体设备。
技术介绍
集成电路已经成为许多电子设备的基本部件。在一些情况下， 合并多个集成电路晶片或"芯片"在同一半导体设备里是非常有用的。例如， 芯片可以堆叠在另一芯片上，在一些情况下芯片可以通过引线键合 (wire-bonding)相互电连接，在另一些情况下芯片可以通过硅通孔 (through-silicon-via)相互电连接，其可以完全穿过一个硅晶圆而被电连 接。在这种叠层芯片的封装结构中，底部芯片可以提供电连接到基板。基 板重新分配信号和电力给叠层芯片。基板还可以电连接到一个印刷电路板， 例如，通过焊点以允许半导体设备与外部设备和/或组件进行连接。多芯片 半导体设备可以被广泛应用，包括诸如闪存产品之类。附图说明在说明书的结论部分特别指出和清晰说明了本专利技术主题。但 是，通过参考以下结合附图的详细描述，可以理解其结构和/或运行方法，以及目的、特征和/或优势，其中图1a是一个多芯片半导体封装示范实施例的俯视图；图1b是图1a示范半导体封装的截面图；图2a描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的一个方面；图2b描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括将晶圆键合到一个支架；图2c描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括使晶圆变薄；图2d描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括钻孔(drilling hole);图2e描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括形成一个隔离层；图2f描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括形成一个粘附层；图2g描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括填充通孔；图2h描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括形成一个聚合物层；图2i描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括形成焊料凸点(solder bump);图2j描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技 术的另一个方面，包括将晶圆切割(dicing);图3是一个包括硅通孔和侧面互连的半导体设备示范实施例的 截面图；图4是一个半导体芯片叠层的示范实施例的截面图；和图5描述一种形成半导体芯片的硅通孔和侧面焊盘方法的示范 实施例的流程图6描述一种组装包括硅通孔和侧面焊盘叠层芯片的示范半导 体设备方法的示范实施例的流程图。参照以下对附图的详细描述，其构成本专利技术的一部分，其中从 头至尾同样的号码是指同样的组件以显示对应或类似的元素。为了便于描 述，应该理解，在附图里描述的元素不一定是根据实际尺寸绘制的。例如， 依照其它元素，可以放大其中一些元素的尺寸。而且，应该理解，也可以 利用其它实施例，并可以作出结构和/或逻辑方面的改变，而没有偏离本发 明的范围。也应该注意到，可以使用方向和编号诸如上、下、顶、底等以 便于讨论附图，但这并不是旨在限制本专利技术的应用。所以，以下的详细描 述以及由本专利技术及其等价物定义的本专利技术范围并不是限制性的。专利技术详述在以下的详细描述里，将阐述许多具体的细节以便能够全面理 解本专利技术。但是，本领域技术人员将会理解，不需要这些具体细节也可以 实施本专利技术。因此，在此将不会详细描述已知的方法、过程、组件和/或电路。在说明书里，"一个实施例"是指本实施例描述的一个特别特征、 结构或特性包括在本专利技术至少一个实施例中。因此，在本说明书不同地方 出现的"在一个实施例里"不一定是指同一实施例。而且，特别的特征、结 构或特性可以在一个或多个实施例里以任何方式进行合并。如上所述，在一些电子设备里，许多半导体芯片可以以叠层方 式进行安排，以便能够提高运行能力并维持相对较少的成本和较小的尺寸。 "多芯片"半导体设备可以被广泛应用在电子设备领域。例如，半导体芯片 的"叠层"安排在闪存设备内是特别有用的。当然，其它设备也可以充分利 用叠层半导体芯片构造以及其它多芯片构造。堆叠多芯片的一个技术包括引线键合。引线键合可能有一些缺 点，如由相对较大的引线轮廓引起的相对较大的尺寸(formfactor)，以及在使用引线键合时的较高叠层芯片高度。另一个缺点包括相对较差的电性能，如由相对较长的引线互连而引起的信号延迟。硅通孔技术能够至少部 分地避免这些潜在缺点。如上所述，在实现叠层半导体芯片时，半导体芯片可以利用硅 通孔(TSV)从一个芯片传递信号到另一个芯片。如在此使用的，"硅通 孔"及其縮写TSV是指包括完全穿过一个硅晶圆、晶片或芯片的任何垂直 的电连接。如在此使用的，"晶片"和"芯片"是同义词，可以相互交换使用。 通常，"晶片"是指半导体晶圆的矩形片段。尽管具有TSV的叠层半导体芯片可能具有一些优点，但也存在 一些缺点。例如，TSV在提供共用信号到部分叠层的各个半导体芯片时是 有用的。共用信号可以包括诸如地址信号和/或数据信号。如在此使用的， "共用信号"是指将在多个叠层芯片中共享的任何信号。在许多实施例里， 共用信号可以在所有叠层芯片中共享。因此，TSV从芯片传递共用信号到 芯片，信号将到达各个预期芯片。例如，如果叠层芯片形成部分闪存设备， 地址信号可能需要配对到各个半导体芯片。在提供这些信号到各个叠层元 件TSV可能是相当有效的。另一方面，非共用信号，诸如芯片选择性信号， 利用TSV不能被有效进行处理。对非共用信号，若使用TSV可能会显著 增加需要的TSV数量，导致相当大的晶片尺寸和成本增加以及失效率。再者，利用现有的半导体晶圆是有优势的，如专为引线键合实 施的那些设计，例如TSV技术。但是，如果使用一些TSV解决方案，而 对晶圆设计不作任何改变，由于空间有限可能很难容纳足够的TSV互连用 于共用和非共用信号。当然，改变芯片设计可能需要较大的努力和足够的 资源。在此所述的一个或多个实施例提供TSV互连，而不需要改变晶圆设 计，并能够容纳共用和非共用信号。在一个实施例里，非共用信号可以通过一个柔性的侧面基板， 从半导体芯片上的侧面焊盘被路由到一个基板，如一个包含双马来酰亚胺 三嗪(BT)的基板。再者，在此示范实施例里， 一个或多个共用信号可以 通过一个或多个TSV被路由到基板。如在此使用的，"非共用信号"是指 这样一种信号，这种信号要去到的芯片数目少于叠层内的所有芯片数目—。在多个实施例里，非共用信号可能只去一个芯片，尽管本专利技术的范围并不 受限于此方面。在存储设备里，非共用信号的例子包括但不限于芯片选择 性信号和功率信号。图1a是一个多芯片半导体封装100示范实施例的俯视图。此 例子中的半导体封装100包括一个半导体芯片叠层400，其包含多个离散 的半导体晶片，每个半导体晶片放置在另一个半导体晶片的上方。在一个 实施例里，至少部分通过多个TSV位置130上的焊接，芯片可以被互相 键合在一起，并通过芯片之间的聚合物材料层可以增强物理键合。本示范 实施例的半导体芯片叠层400被电连接到基板150。在一个示范实施例里， 基板150可以包括双马来酰亚胺三嗪(BT)，尽管本专利技术的范围并不受限本文档来自技高网...

【技术保护点】
一种装置，包括：　多个半导体芯片，以叠层方式排列，多个芯片包含一个或多个硅通孔以及一个或多个侧面焊盘；和　一个侧面基板，其被电连接到一个或多个侧面焊盘。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：史训清，谢斌，仲镇华，
申请(专利权)人：香港应用科技研究院有限公司，
类型：发明
国别省市：HK[中国|香港]