【技术实现步骤摘要】
本专利技术涉及数字信号源领域，特别是涉及任意波发生器宽带信号子带分解时，一种基4的fft并行处理方法。
技术介绍
1、在数字信号源领域，任意波发生器以其合成信号方式灵活、频率分辨率高、频率捷变等特点，在雷达、通信、电子对抗等军事、测试测量等领域有着重要、广泛的应用。
2、任意波发生器采用直接数字波形合成结构，其最大输出带宽受限于核心器件数模转换器（dac）的采样率。鉴于当前国内芯片技术的现状，难以在短时间内提升dac芯片的采样率指标。
3、基于m路并行的频率交织dac（fi-dac）信号合成结构从频域将待合成的数字宽带信号x(n)分解为多个窄带信号，并在数字下变频和数字降采样后得到 m 路数字基带信号,…；数字基带信号经数模转换后得到m路的模拟基带信号,…，并在模拟混频器的作用下恢复至其原始频率位置，最终合并所有子信号得到所需的模拟宽带信号。基于fi-dac的信号合成技术是目前用于提升任意波发生器输出带宽的最佳方案。
4、fi-dac系统在进行子带分解时，可以在时域进行，也可以在频域进行。相对于数字滤波器的时域分解方法，频域分解方法不会造成数字混叠的问题。在频域进行子带分解时，需要对宽带数据进行fft运算，传统的fft运算不能实现高速实时运算。
技术实现思路
1、本专利技术的目的在于克服现有技术的不足，提供一种基4的fft并行处理方法，能够同时对256个数据进行并行fft运算，运算速度快，同时消耗的硬件资源较少，满足fi-dac系统的子带实时分解
2、本专利技术的目的是通过以下技术方案来实现的：一种基4的fft并行处理方法，包括以下步骤：
3、s1.对输入的数据添加序号；
4、s2.对添加序号后的数据经过4次蝶形运算，得到频域输出数据；
5、s3.对于频域输出数据进行重新排序，得到最终输出信号。
6、本专利技术的有益效果是：本专利技术能够同时对256个数据进行并行fft运算，运算速度快，同时消耗的硬件资源较少，满足fi-dac系统的子带实时分解要求；本方法n=256的fft的乘法计算量达到，传统的cooley和tukey提出的fft的乘法计算量需要；传统的cooley和tukey提出的fft的乘法计算量为1024，本方法的乘法计算量为256，本方法需要的fpga的硬件乘法器数量为传统方法的1/4，有利于fpga实现。
本文档来自技高网...【技术保护点】
1.一种基4的FFT并行处理方法，其特征在于：包括以下步骤：
2.根据权利要求1所述的一种基4的FFT并行处理方法，其特征在于：所述输入的数据共256个，按照输入顺序依次添加序号为0~255。
3.根据权利要求1所述的一种基4的FFT并行处理方法，其特征在于：所述对添加序号后的数据经过4次蝶形运算，得到频域输出数据包括：
4.根据权利要求1所述的一种基4的FFT并行处理方法，其特征在于：所述步骤S3中对于频域输出数据通过数字逆序R=4的方式进行重新排序。
【技术特征摘要】
1.一种基4的fft并行处理方法，其特征在于：包括以下步骤：
2.根据权利要求1所述的一种基4的fft并行处理方法，其特征在于：所述输入的数据共256个，按照输入顺序依次添加序号为0~255。
3.根据权利要求1所述的一种基...
【专利技术属性】
技术研发人员：钟新毅，张振权，陈生川，
申请(专利权)人：成都玖锦科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。