【技术实现步骤摘要】
本申请涉及集成电路，尤其涉及一种射频放大器及射频前端模组。
技术介绍
1、目前，射频信号经过功率放大电路进行功率放大之后，通常会产生谐波，在功率放大电路的输出端，通常需要设置谐波抑制电路。
技术介绍
中，通常在功率放大电路的输出端和接地端之间设置一个lc串联谐振网络来抑制二次谐波信号，上述lc串联谐振网络需要对发送信号有较高的阻抗，因此，上述lc串联谐振网络所包含电容的电容值需要设置的足够小，导致上述lc串联谐振网络所包含电感的电感值需要设置的足够大，不利于降低信号的损耗。
技术实现思路
1、鉴于以上问题，本申请实施例提供一种射频放大器及射频前端模组，以解决上述技术问题。
2、第一方面，本申请实施例提供一种射频放大器，包括功率放大电路以及连接于所述功率放大电路的谐波抑制电路，所述谐波抑制电路包括输入端、输出端以及连接于所述输入端和所述输出端之间的第一谐波抑制单元，所述第一谐波抑制单元的谐振频率在基波的二次谐波频段内；
3、所述第一谐波抑制单元包括并联连接的第一电感和第一电容，所述第一电感和所述第一电容分别串接于所述输入端和所述输出端之间。
4、可选地，所述第一电感设于电路基板上；所述第一电容集成于芯片内，并通过键合线或凸块与所述第一电感连接；或者，所述第一电容和所述第一电感均设置于所述电路基板。
5、可选地，所述第一电感为绕设于所述电路基板上的线圈或贴装于所述电路基板表面的smd元件。
6、可选地，所述第一电容的电容值为5～1
7、可选地，所述谐波抑制电路还包括连接于所述第一谐波抑制单元和所述输出端之间的第二谐波抑制单元，所述第二谐波抑制单元的谐振频率在基波的三次谐波频段或高次谐波频段内，所述高次谐波频段高于三次谐波频段；
8、所述第二谐波抑制单元包括串联连接的第二电感和第二电容，所述第二谐波抑制单元的一端与所述第一谐波抑制单元的输出节点连接，所述第二谐波抑制单元的另一端接地。
9、可选地，所述第二电感和所述第二电容设于所述电路基板上。
10、可选地，所述第二电容的电容值为13～18皮法，所述第二电感的电感值为0.05～0.3纳亨。
11、可选地，所述第二电容为贴装于所述电路基板表面的smd元件，所述第二电感包括连接于所述第二电容和接地端之间的接地线。
12、可选地，所述谐波抑制电路还包括连接于所述第二谐波抑制单元和所述输出端之间的第三谐波抑制单元，所述第三谐波抑制单元包括并联连接的第三电感和第三电容，所述第三电感和所述第三电容分别串接于所述第二谐波抑制单元的输出节点和所述输出端之间；
13、其中，所述第二谐波抑制单元的谐振频率在所述三次谐波频段内，所述第三谐波抑制单元的谐振频率在所述高次谐波频段内；或者，所述第二谐波抑制单元的谐振频率在所述高次谐波频段内，所述第三谐波抑制单元的谐振频率在所述三次谐波频段内。
14、可选地，所述第三电感和所述第三电容设于所述电路基板上。
15、可选地，所述谐波抑制电路还包括连接于所述功率放大电路的输出端和所述第一谐波抑制单元之间的第四电容，所述第四电容的一端与所述谐波抑制电路的输入端连接，所述第四电容的另一端接地。
16、可选地，所述第四电容集成于芯片内。
17、可选地，所述射频放大器还包括电源端口以及连接于所述电源端口与所述谐波抑制电路的输入端之间的第四电感。
18、可选地，所述第四电感设于所述电路基板上。
19、可选地，所述射频放大器为e类功率放大器。
20、第二方面，本申请实施例提供一种射频前端模组，包括上述的射频放大器。
21、本申请实施例提供的射频放大器及射频前端模组，包括功率放大电路以及连接于所述功率放大电路的谐波抑制电路，所述谐波抑制电路包括输入端、输出端以及连接于所述输入端和所述输出端之间的第一谐波抑制单元，所述第一谐波抑制单元的谐振频率在基波的二次谐波频段内；所述第一谐波抑制单元包括并联连接的第一电感和第一电容，所述第一电感和所述第一电容分别串接于所述输入端和所述输出端之间，通过上述方式，第一电感和第一电容并联连接形成的第一谐波抑制单元串接于谐波抑制电路的输入端和输出端之间，并将第一谐波抑制单元的谐波频率设置为使二阶谐波开路，能够降低电感值，有利于提高电感的品质因数，降低第一谐波抑制单元的插入损耗，提高射频放大器的工作效率。本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
本文档来自技高网...【技术保护点】
1.一种射频放大器，其特征在于，包括功率放大电路以及连接于所述功率放大电路的谐波抑制电路，所述谐波抑制电路包括输入端、输出端以及连接于所述输入端和所述输出端之间的第一谐波抑制单元，所述第一谐波抑制单元的谐振频率在基波的二次谐波频段内；
2.根据权利要求1所述的射频放大器，其特征在于，所述第一电感设于电路基板上；所述第一电容集成于芯片内，并通过键合线或凸块与所述第一电感连接；或者，所述第一电容和所述第一电感均设置于所述电路基板。
3.根据权利要求2所述的射频放大器，其特征在于，所述第一电感为绕设于所述电路基板上的线圈或贴装于所述电路基板表面的SMD元件。
4.根据权利要求1所述的射频放大器，其特征在于，所述第一电容的电容值为5～10皮法，所述第一电感的电感值为0.9～1.3纳亨。
5.根据权利要求1所述的射频放大器，其特征在于，所述谐波抑制电路还包括连接于所述第一谐波抑制单元和所述输出端之间的第二谐波抑制单元，所述第二谐波抑制单元的谐振频率在基波的三次谐波频段或高次谐波频段内，所述高次谐波频段的频率下限值高于所述三次谐波频段的频率上限
6.根据权利要求5所述的射频放大器，其特征在于，所述第二电感和所述第二电容设于电路基板上。
7.根据权利要求5所述的射频放大器，其特征在于，所述第二电容的电容值为13～18皮法，所述第二电感的电感值为0.05～0.3纳亨。
8.根据权利要求5所述的射频放大器，其特征在于，所述第二电容为贴装于电路基板表面的SMD元件，所述第二电感包括连接于所述第二电容和接地端之间的接地线。
9.根据权利要求5所述的射频放大器，其特征在于，所述谐波抑制电路还包括连接于所述第二谐波抑制单元和所述输出端之间的第三谐波抑制单元，所述第三谐波抑制单元包括并联连接的第三电感和第三电容，所述第三电感和所述第三电容分别串接于所述第二谐波抑制单元的输出节点和所述输出端之间；
10.根据权利要求9所述的射频放大器，其特征在于，所述第三电感和所述第三电容设于电路基板上。
11.根据权利要求1所述的射频放大器，其特征在于，所述谐波抑制电路还包括连接于所述功率放大电路的输出端和所述第一谐波抑制单元之间的第四电容，所述第四电容的一端与所述谐波抑制电路的输入端连接，所述第四电容的另一端接地。
12.根据权利要求11所述的射频放大器，其特征在于，所述第四电容集成于芯片内。
13.根据权利要求1所述的射频放大器，其特征在于，所述射频放大器还包括电源端口以及连接于所述电源端口与所述谐波抑制电路的输入端之间的第四电感。
14.根据权利要求13所述的射频放大器，其特征在于，所述第四电感设于电路基板上。
15.根据权利要求1所述的射频放大器，其特征在于，所述射频放大器为E类功率放大器。
16.一种射频前端模组，其特征在于，包括如权利要求1～15任一项所述的射频放大器。
...【技术特征摘要】
1.一种射频放大器，其特征在于，包括功率放大电路以及连接于所述功率放大电路的谐波抑制电路，所述谐波抑制电路包括输入端、输出端以及连接于所述输入端和所述输出端之间的第一谐波抑制单元，所述第一谐波抑制单元的谐振频率在基波的二次谐波频段内；
2.根据权利要求1所述的射频放大器，其特征在于，所述第一电感设于电路基板上；所述第一电容集成于芯片内，并通过键合线或凸块与所述第一电感连接；或者，所述第一电容和所述第一电感均设置于所述电路基板。
3.根据权利要求2所述的射频放大器，其特征在于，所述第一电感为绕设于所述电路基板上的线圈或贴装于所述电路基板表面的smd元件。
4.根据权利要求1所述的射频放大器，其特征在于，所述第一电容的电容值为5～10皮法，所述第一电感的电感值为0.9～1.3纳亨。
5.根据权利要求1所述的射频放大器，其特征在于，所述谐波抑制电路还包括连接于所述第一谐波抑制单元和所述输出端之间的第二谐波抑制单元，所述第二谐波抑制单元的谐振频率在基波的三次谐波频段或高次谐波频段内，所述高次谐波频段的频率下限值高于所述三次谐波频段的频率上限值；
6.根据权利要求5所述的射频放大器，其特征在于，所述第二电感和所述第二电容设于电路基板上。
7.根据权利要求5所述的射频放大器，其特征在于，所述第二电容的电容值为13～18皮法，所述第二电感的电感值为0.05～0.3纳亨。
8.根据权利要求5所述...
【专利技术属性】
技术研发人员：曹原，张滔，倪建兴，
申请(专利权)人：锐石创芯深圳科技股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。