【技术实现步骤摘要】
本专利技术涉及抗辐射加固，尤其是涉及一种抗辐射加固的sic mosfet器件结构及制备方法。
技术介绍
1、碳化硅(silicon carbide)高压功率器件较传统的硅器件具有更加优异的电热学性能，可以在更苛刻的环境下正常工作，因此，在光伏发电、电动汽车和航天航空等领域有着广泛应用前景。对于航空航天领域而言，功率器件除了要满足高压、大功率、高频和低损耗的需求，还必须具有良好的抗辐射能力。
2、对于高压sic功率器件，抗辐射加固是一大难点问题。当前的sic功率器件往往在不到1/3阻断电压和let不高于10mev.cm2/mg的时候就会发生单粒子烧毁，远远低于理论预期。单粒子辐射通常涉及到器件内部非常复杂的电热耦合响应，当重离子轰击进入功率器件内的时候，沿运动轨迹产生大量的电子-空穴对，这些电子-空穴对在电场作用下发生漂移运动，在器件内部形成极大的瞬时电流，部分电子和空穴还会累积在器件两端，从而重构器件内部的电场，导致器件局部发生强电场击穿，如单粒子穿。此外，这种大量电子-空穴运动和强电场耦合作用在器件内部产生极大的瞬时热量，可能导致器件局部发生单粒子烧毁。对于常规的平面sic mosfet而言，其jfet区由于在正向阻断状态时存在最强的电场强度，因此是单粒子辐射最敏感的区域。
3、为解决现有技术的不足之处，通过在器件jfet引入沟槽，并在沟槽侧壁和底部注入p型杂质形成p型掺杂区，槽内填充高浓度的p型和n型多晶硅，且n型多晶硅被p型多晶硅包围。沟槽结构将氧界面处的强电场转移至jfet区底部位置，大幅降低薄氧
技术实现思路
1、本专利技术的目的是提供一种抗辐射加固的sic mosfet器件结构及制备方法，大幅降低薄氧中的电场强度，从而提升sic mosfet器件抗单粒子穿能力；仅需增加沟槽刻蚀、沟槽侧壁和底部p型离子注入、沟槽回填等工艺既可，工艺复杂度不高。
2、本专利技术提供了一种抗辐射加固的sic mosfet器件结构及制备方法，包括n-漂移层，所述n-漂移层的下方设有n+衬底层，所述n+衬底层的下方设有漏极金属层，所述n-漂移层的上方设有载流子存储层，所述载流子存储层的上方设有源极金属层，所述源极金属下方的中间设有jfet区，所述jfet区内部引入沟槽，所述沟槽的内部设有p型掺杂区和填充区，所述沟槽的两侧设有p-base区，所述p-base区内设有n+源区和p+区。
3、优选的，所述源极金属内设有层间介质和多晶硅，所述多晶硅位于层间介质的内部。
4、优选的，所述p-base区的数量为两个，所述p-base区分别位于沟槽的两侧，每个所述p-base区中的n+源区的数量为两个，每个所述p-base区中的p+区的数量为一个，所述p-base区内的n+源区和p+区并列分布，所述n+源区位于p+区的中间。
5、优选的，所述p型掺杂区中设有p型杂质，所述p型掺杂区位于沟槽的侧壁和底部，所述填充区填充p型多晶硅和n型多晶硅，所述n型多晶硅被p型多晶硅包围，所述填充区位于p型掺杂区的内部。
6、优选的，所述层间介质和多晶硅的数量为若干个。
7、优选的，包括以下步骤：
8、s1、在jfet区中引入沟槽，并在沟槽侧壁和底部注入p型杂质，形成p型掺杂区；
9、s2、在沟槽内的填充区填充高浓度的p型多晶硅和n型多晶硅，且n型多晶硅被p型多晶硅包围；
10、s3、沟槽将氧界面处的强电场转移至jfet区的底部位置；
11、s4、p型掺杂区与p型多晶硅源极短接。
12、因此，本专利技术采用上述的一种抗辐射加固的sic mosfet器件结构及制备方法，在sic mosfet器件的jfet区内引入沟槽结构，沟槽侧壁和底部注入p型杂质形成p型掺杂区域，槽内填充高浓度的p型多晶硅。沟槽结构将氧界面处的强电场转移至jfet区底部位置，大幅降低薄氧中的电场强度，从而提升sic mosfet器件抗单粒子穿能力；
13、沟槽底部和侧壁的p型掺杂区域以及沟槽内与源极短接的p型多晶硅加强了重离子轰击瞬间jfet区域附近空穴抽取效率，可以快速高效地移除重离子轰击产生的电子-空穴对，降低单粒子辐射产生的电流和辐射响应时间，可以有效提升sic mosfet的抗单粒子辐射能力；
14、此外，由于沟槽结构的引入，jfet在高阻断电压时的夹断效应增强了，在不影响器件电压阻断能力的条件下可以提高载流子存储层的掺杂浓度，进而提升单粒子辐射瞬间空穴与电子的复合效率，提升sic mosfet器件的抗辐射能力；
15、仅需增加沟槽刻蚀、沟槽侧壁和底部p型离子注入、沟槽回填等工艺既可，工艺复杂度不高。
16、下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
本文档来自技高网...【技术保护点】
1.一种抗辐射加固的SiC MOSFET器件结构，其特征在于，包括N-漂移层，所述N-漂移层的下方设有N+衬底层，所述N+衬底层的下方设有漏极金属层，所述N-漂移层的上方设有载流子存储层，所述载流子存储层的上方设有源极金属层，所述源极金属下方的中间设有JFET区，所述JFET区内部引入沟槽，所述沟槽的内部设有P型掺杂区和填充区，所述沟槽的两侧设有P-base区，所述P-base区内设有N+源区和P+区。
2.根据权利要求1所述的一种抗辐射加固的SiC MOSFET器件结构，其特征在于，所述源极金属内设有层间介质和多晶硅，所述多晶硅位于层间介质的内部。
3.根据权利要求1所述的一种抗辐射加固的SiC MOSFET器件结构，其特征在于，所述P-base区的数量为两个，所述P-base区分别位于沟槽的两侧，每个所述P-base区中的N+源区的数量为两个，每个所述P-base区中的P+区的数量为一个，所述P-base区内的N+源区和P+区并列分布，所述N+源区位于P+区的中间。
4.根据权利要求1所述的一种抗辐射加固的SiC MOSFET器件结构，其特
5.根据权利要求1所述的一种抗辐射加固的SiC MOSFET器件结构，其特征在于，所述层间介质和多晶硅的数量为若干个。
6.一种如权利要求1-5所述的一种抗辐射加固的SiC MOSFET器件结构的制备方法，包括以下步骤：
...【技术特征摘要】
1.一种抗辐射加固的sic mosfet器件结构，其特征在于，包括n-漂移层，所述n-漂移层的下方设有n+衬底层，所述n+衬底层的下方设有漏极金属层，所述n-漂移层的上方设有载流子存储层，所述载流子存储层的上方设有源极金属层，所述源极金属下方的中间设有jfet区，所述jfet区内部引入沟槽，所述沟槽的内部设有p型掺杂区和填充区，所述沟槽的两侧设有p-base区，所述p-base区内设有n+源区和p+区。
2.根据权利要求1所述的一种抗辐射加固的sic mosfet器件结构，其特征在于，所述源极金属内设有层间介质和多晶硅，所述多晶硅位于层间介质的内部。
3.根据权利要求1所述的一种抗辐射加固的sic mosfet器件结构，其特征在于，所述p-base区的数量为两个，所述p-ba...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。