【技术实现步骤摘要】
本专利技术涉及半导体制造领域，特别是涉及一种集成纵向器件的soi半导体结构，还涉及一种集成纵向器件的soi半导体结构的制造方法。
技术介绍
1、bcd(bipolar-cmos-dmos)技术是一种单片集成工艺技术，能够在同一芯片上制作bipolar(双极晶体管)、cmos(金属氧化物半导体场效应管)和dmos器件(双扩散金属氧化物半导体场效应管)。通过该工艺制备的器件综合了双极器件高跨导、强负载驱动能力和cmos集成度高、低功耗的优点；同时dmos可以承载更大的电压，并且在开关模式下工作功耗极低，不需要昂贵的封装和冷却系统就可以将大功率传递给负载。这种技术已经广泛应用在汽车电子、电源管理、灯光照明和射频通信等领域。其中，负责功率部分的dmos是这类电路的核心，因为需要承载相对较大的电流电压，往往面积会占据整个面积的30％-90％，是整个集成电路的关键。
2、在示例性的bcd工艺中，dmos使用的是横向沟道的ldmos(横向双扩散金属氧化物半导体场效应管)。对于ldmos而言，需要漂移区承担耐压，因此对于耐压需求较高的器件，漂移区需要足够长以承担耐压，器件的尺寸较大。
技术实现思路
1、基于此，有必要提供一种集成纵向器件的soi半导体结构。
2、一种集成纵向器件的soi半导体结构，包括：衬底；掩埋介质层，设于所述衬底上；第一器件主体，设于所述掩埋介质层上；纵向器件主体，设于所述掩埋介质层上，包括设于所述纵向器件主体的底部的第一电极掺杂区；第一电极掺杂区引出结
3、上述集成纵向器件的soi半导体结构，通过第一电极掺杂区引出结构将纵向器件的第一电极掺杂区从器件正面引出，从而能够将面积相对较小的纵向器件(作为参考，vdmos的面积比ldmos更小)集成在工艺平台中，将复杂的电路更加小型化，且器件工艺兼容性高。并且利用soi的特性将纵向器件与其他器件隔离，可以使整个电路更加安全可靠。
4、在其中一个实施例中，纵向器件的耐压大于第一器件的耐压。
5、在其中一个实施例中，纵向器件是高压器件，第一器件是低压器件。
6、在其中一个实施例中，所述纵向器件是vdmos器件，所述第一电极掺杂区是vdmos的漏极掺杂区且具有第一导电类型，所述纵向器件主体还包括：vdmos阱区，具有第二导电类型，设于所述漏极掺杂区的上方，所述第一导电类型和第二导电类型为相反的导电类型；漂移区，具有第一导电类型，设于所述漏极掺杂区与所述vdmos阱区之间；vdmos源极区，具有第一导电类型，设于所述vdmos阱区中；vdmos栅极，设于漂移区上。
7、在其中一个实施例中，所述第一器件主体包括：cmos阱区，具有第二导电类型，设于所述掩埋介质层的上方；第一导电类型区，设于所述cmos阱区与所述掩埋介质层之间；cmos源极区，具有第一导电类型，设于所述cmos阱区中；cmos漏极区，具有第一导电类型，设于所述cmos阱区中；cmos栅极，设于所述cmos源极区和cmos漏极区之间的cmos阱区上。
8、在其中一个实施例中，所述vdmos源极区、cmos源极区及cmos漏极区位于所述soi半导体结构中的同一水平面。
9、在其中一个实施例中，所述soi半导体结构还包括：第二隔离结构，与所述第一隔离结构连接，且底部到达所述掩埋介质层，所述第二隔离结构与所述第一隔离结构一起将所述第一器件主体包围；第三隔离结构，与所述第一隔离结构连接，且底部到达所述掩埋介质层，所述第三隔离结构与所述第一隔离结构一起将所述纵向器件主体包围。
10、在其中一个实施例中，所述导电结构是位于所述第一隔离结构和第三隔离结构所包围的区域内侧的闭合环状结构。
11、在其中一个实施例中，所述导电结构包括金属和/或合金。
12、在其中一个实施例中，第一导电类型为n型，第二导电类型为p型。
13、还有必要提供一种集成纵向器件的soi半导体结构的制造方法。
14、一种集成纵向器件的soi半导体结构的制造方法，包括：获取晶圆，所述晶圆包括衬底，衬底上的掩埋介质层，掩埋介质层上的第一导电类型区，以及形成于所述第一导电类型区的底部、所述掩埋介质层上的第一电极掺杂区；所述第一电极掺杂区具有第一导电类型；在所述掩埋介质层上形成将所述第一导电类型区分隔为纵向器件区域和第一器件区域的第一隔离结构，所述第一隔离结构的底部到达所述掩埋介质层，所述第一电极掺杂区位于所述纵向器件区域；在所述第一器件区域形成第一器件主体，在所述纵向器件区域形成剩余的纵向器件主体；通过光刻和刻蚀在所述纵向器件区域形成引出槽，所述引出槽的底部到达所述第一电极掺杂区；在所述引出槽的内壁形成绝缘层；向所述引出槽中填充导电材料，形成将所述第一电极掺杂区引出至器件正面的导电结构。
15、上述集成纵向器件的soi半导体结构的制造方法，利用引出槽中的导电结构将纵向器件的第一电极掺杂区从器件正面引出，从而能够采用与cmos兼容的工艺，将面积相对较小的纵向器件集成在工艺平台中，将复杂的电路更加小型化，具有更高的经济效益。并且利用soi的特性将纵向器件与其他器件隔离，可以使整个电路更加安全可靠。
16、在其中一个实施例中，所述在所述第一器件区域形成第一器件主体包括：通过cmos工艺在所述第一器件区域形成cmos阱区、cmos源极区、cmos漏极区及cmos栅极；所述在所述纵向器件区域形成剩余的纵向器件主体包括：同时通过cmos工艺在所述纵向器件区域形成vdmos阱区、vdmos源极区及vdmos栅极；所述vdmos阱区具有第二导电类型，且形成于所述第一导电类型区中、所述第一电极掺杂区的上方，所述vdmos源极区具有第一导电类型，且形成于所述vdmos阱区中，所述vdmos栅极形成于所述第一导电类型区上；所述cmos阱区具有第二导电类型，且形成于所述第一导电类型区中、所述掩埋介质层的上方，所述cmos源极区和cmos漏极区具有第一导电类型，且形成于所述cmos阱区中，所述cmos栅极形成于所述cmos源极区和cmos漏极区之间的cmos阱区上；所述第一导电类型和第二导电类型为相反的导电类型。
17、在其中一个实施例中，所述获取晶圆的步骤包括：获取形成有所述衬底、掩埋介质层及所述掩埋介质层上的半导体层的晶圆，所述半导体层具有第一导电类型；通过光刻和注入在所述半导体层中形成所述第一电极掺杂区，所述第一电极掺杂区的掺杂浓度大于所述半导体层的掺杂浓度；通过多次外延，形成具有浓度梯度的所述第一导电类型区，所述第一导电类型区的掺杂浓度从下往上浓度由高变低。...
【技术保护点】
1.一种集成纵向器件的SOI半导体结构，其特征在于，包括：
2.根据权利要求1所述的集成纵向器件的SOI半导体结构，其特征在于，所述纵向器件是VDMOS器件，所述第一电极掺杂区是VDMOS的漏极掺杂区且具有第一导电类型，所述纵向器件主体还包括：
3.根据权利要求2所述的集成纵向器件的SOI半导体结构，其特征在于，所述第一器件主体包括：
4.根据权利要求3所述的集成纵向器件的SOI半导体结构，其特征在于，所述VDMOS源极区、CMOS源极区及CMOS漏极区位于所述SOI半导体结构中的同一水平面。
5.根据权利要求1所述的集成纵向器件的SOI半导体结构，其特征在于，还包括：
6.根据权利要求5所述的集成纵向器件的SOI半导体结构，其特征在于，所述导电结构是位于所述第一隔离结构和第三隔离结构所包围的区域内侧的闭合环状结构；和/或
7.一种集成纵向器件的SOI半导体结构的制造方法，包括：
8.根据权利要求7所述的集成纵向器件的SOI半导体结构的制造方法，其特征在于，所述在所述第一器件区域形成第一器件主体包
9.根据权利要求7所述的集成纵向器件的SOI半导体结构的制造方法，其特征在于，所述获取晶圆的步骤包括：
10.根据权利要求7所述的集成纵向器件的SOI半导体结构的制造方法，其特征在于，所述通过光刻和刻蚀在所述纵向器件区域形成引出槽的步骤中，所述引出槽的关键尺寸为0.5微米至2微米。
...【技术特征摘要】
1.一种集成纵向器件的soi半导体结构，其特征在于，包括：
2.根据权利要求1所述的集成纵向器件的soi半导体结构，其特征在于，所述纵向器件是vdmos器件，所述第一电极掺杂区是vdmos的漏极掺杂区且具有第一导电类型，所述纵向器件主体还包括：
3.根据权利要求2所述的集成纵向器件的soi半导体结构，其特征在于，所述第一器件主体包括：
4.根据权利要求3所述的集成纵向器件的soi半导体结构，其特征在于，所述vdmos源极区、cmos源极区及cmos漏极区位于所述soi半导体结构中的同一水平面。
5.根据权利要求1所述的集成纵向器件的soi半导体结构，其特征在于，还包括：
6.根据权利要求5所述的集成纵向器件的soi半导体结构，其特征在...
【专利技术属性】
技术研发人员：许超奇，陈淑娴，徐鹏龙，张仪，李春旭，马春霞，林峰，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。