System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 带符号乘法电路、列级MAC电路、最大值寻找电路及芯片制造技术_技高网
当前位置: 首页 > 专利查询>安徽大学专利>正文

带符号乘法电路、列级MAC电路、最大值寻找电路及芯片制造技术

技术编号:44137705 阅读:0 留言:0更新日期:2025-01-29 10:15
本发明专利技术属于集成电路领域,具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元;数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中,并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路,将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明专利技术的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。

【技术实现步骤摘要】

本专利技术属于集成电路领域,具体涉及一种带符号乘法电路、一种列级mac电路、一种mac运算最大值寻找电路以及一种神经网络加速器芯片。


技术介绍

1、在当今时代,人工智能技术正以惊人的速度迅猛发展。这些边缘端设备面临着日益海量的数据处理任务,而传统的计算架构在应对如此庞大的数据处理压力时逐渐暴露出诸多严重的局限性。存内计算作为一项崭新的存储技术,有力地突破了传统冯・诺依曼计算架构所面临的 “存储墙”困境。其核心本质在于可以在存储器内部直接进行计算操作。在传统的计算架构中,存储器与计算单元是相互分离的状态。而存内计算技术则大胆革新了这一传统模式,将计算操作巧妙地融入存储器之中。如此一来,不仅实现了数据处理方式的变革,更显著提升了计算效率,为计算领域带来了全新的发展机遇。近年来,随着科技的迅速发展,存内计算技术在人工智能和视觉识别等领域的发展也极为迅速,这也象征着在科学研究方面对于存内计算架构的性能要求越来越严格。

2、存内计算大多用于神经网络加速器,神经网络加速器的主要操作就是进行矩阵运算。近来,基于各种算法的存内计算芯片,如基于卷积神经网络(cnns)、transformer等算法的存内计算大规模发展,由于存内计算电路严格对应于算法的映射,因此存储芯片的结构和宏观架构对于芯片的功能有着很高的要求。由于算法的不断更迭,功能性不断提升,对于存内计算的实现矩阵运算的性能和功能需求也越来越大。

3、transformer因其特殊的自注意力(self-attention)机制,同时拥有极高的计算精度,突破了传统卷积神经网络(cnns)在人工智能(ai)领域的垄断,也日益成为存内计算领域的研究焦点。在神经网络加速器的运算机制中,自注意力机制实现时,需要在哈希分桶阶段确定输入向量与哈希矩阵相乘后最大值所在列的位置,进而知晓输入向量所分配的桶。由于哈希矩阵是一个由相同的正负矩阵组成的,因此只需计算输入向量与一半哈希矩阵相乘结果绝对值的最大值,就能在节省大量面积的情况下确定输入向量被分配桶的位置。然而,现有技术缺少可以执行寻找绝对值最大值所在列任务的存内计算电路的系统架构,这导致现有各类神经网络加速器执行类似运算时需要花费大量的存算阵列面积去实现;且运算的效率和功耗等也难以达到预期。


技术实现思路

1、为了解决现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题,本专利技术提供一种带符号乘法电路、一种列级mac电路、一种mac运算最大值寻找电路以及一种神经网络加速器芯片。

2、本专利技术提供的技术方案为:

3、一种带符号乘法电路,其用于执行正操作数与带符号的权重之间的乘法运算。该带符号乘法电路包括数值运算单元和符号运算单元。数值运算单元包括至少一个xt单元;xt单元采用读写分离且具有读取双端口的sram单元。xt单元的读端口由两个nmos管n3和n4构成;n3作为存储节点q与读位线bl之间的传输管;n4作为存储节点qb与读位线blb之间的传输管。

4、符号运算单元由三个与门and1、and2、and3和一个d触发器d1构成。电路连接关系为:and1的输出端与d1的d端相连;d1的正相输出端q1连接and2的其中一个输入端;反相输出端q2端连接and3的其中一个输入端。and2和and3的另一个输出端均接运算使能信号en。and2的输出端与每个xt单元中n4的栅极连接;and3的输出端与每个xt单元中n3的栅极连接。

5、其中,and1的两个输入端分别用于输入操作数与权重的符号位s1和s2;使能信号en用于输入采用脉宽编码的操作数的数值位n1;每个xt单元中的存储节点用于预存权重的数值位中的其中一位;乘积结果体现在读位线bl和blb的电平变化上。

6、在本专利技术提供的带符号乘法电路中,操作数与权重的符号位的编码规则为:

7、当s1=1表示操作数的符号位为“﹢”;当s1=0表示操作数的符号位为“-”。

8、当s2=1表示权重的符号位为“﹢”;当s2=0表示操作数的符号位为“-”。

9、进一步地,操作数与权重的数值位的编码规则为:

10、定义单位脉宽△t表示操作数的数值为1,则s1输入的高电平的脉宽相对单位脉宽△t的倍数即为操作数的十进制数值。

11、当q=1,qb=0表示权重的数值位为“1”;当q=0,qb=1表示权重的数值位为“0”。

12、在本专利技术提供的带符号乘法电路中,运算前将读位线bl和blb均预充到高电平,则在运算结束后,若bl的电平下降则表示乘积结果为负数,且bl的电平降幅相对单位降幅△v的倍率即为乘积结果的数值;若blb的电平下降则表示乘积结果为正数,且blb电平降幅与相对单位降幅△v的倍率即为乘积结果的数值。

13、作为本专利技术进一步的改进,在数值运算单元中,当包括多个xt单元时,各个xt单元共用同一组读位线bl、blb。

14、当需要完成(n+1)bit的带符号权重与带符号操作数的乘法运算时,则需要启用n个xt单元;每个xt单元用于预存多比特的权重中数值位上的不同权重位上的值;具有不同位权的各个xt单元采用的mos管的宽长比存在差异。

15、作为本专利技术进一步的改进,数值运算单元中的xt单元采用读写分离的8t-sram单元;8t-sram单元由2个pmos管p1、p2以及6个nmos管n1~n6构成;电路连接关系为:

16、p1、p2、n1、n2反相交叉耦合构成包含存储节点q和qb的锁存结构。n3、n4构成读通道;n3作为存储节点q与读位线bl之间的传输管;n4作为存储节点qb与读位线blb之间的传输管。n5、n6构成写通道;n5作为存储节点q与写位线tbl之间的传输管;n6作为存储节点qb与写位线tblb之间的传输管;n5、n6的栅极接写字线twl。

17、本专利技术还包括一种列级mac电路,其由多个如前述的带符号乘法电路按列排布而成;各个带符号乘法电路共用同一组读位线bl和blb。

18、在列级mac电路中,各个带符号乘法电路用于同步执行mac运算中各个乘法运算的任务;则mac运算包含的所有正值项的加和体现在读位线blb上,mac运算包含的所有负值项的加和体现在读位线bl上。

19、作为本专利技术进一步的改进,列级mac电路中还包括或连接有一个量化电路。量化电路主要由两个模数转换器adc1、adc2、以及一个带符号的加法器add构成。adc1和adc2分别用于对bl和blb上的运算结果进行量化。adc1和adc2的输出作为add的两个输入;add的输出即为mac运算的最终结果。

20、本专利技术还包括一种mac运算最大值寻找电路,其用于寻找多个带符号mac运算任务中的运算结果的绝对值最大的运算任务,该mac运算最大值寻找电路包括:存算阵列、最值寻找模块以及外围电路。

21、其中,存算阵列由多个如前述的列级mac电路按行排布而成;存算阵列中的每一列用于执行一个独立的m本文档来自技高网...

【技术保护点】

1.一种带符号乘法电路,其用于执行正操作数与带符号的权重之间的乘法运算,其特征在于:其包括数值运算单元和符号运算单元;所述数值运算单元包括至少一个XT单元;XT单元采用读写分离且具有读取双端口的SRAM单元;XT单元的读端口由两个NMOS管N3和N4构成;N3作为存储节点Q与读位线BL之间的传输管;N4作为存储节点QB与读位线BLB之间的传输管;

2.如权利要求1所述的带符号乘法电路,其特征在于:操作数与权重的符号位的编码规则为:

3.如权利要求2所述的带符号乘法电路,其特征在于:运算前将读位线BL和BLB均预充到高电平,则在运算结束后,若BL的电平下降则表示乘积结果为负数,且BL的电平降幅相对单位降幅△V的倍率即为乘积结果的数值;若BLB的电平下降则表示乘积结果为正数,且BLB电平降幅与相对单位降幅△V的倍率即为乘积结果的数值。

4.如权利要求1所述的带符号乘法电路,其特征在于:在数值运算单元中,当包括多个XT单元时,各个XT单元共用同一组读位线BL、BLB;

5.如权利要求1所述的带符号乘法电路,其特征在于:所述数值运算单元中的XT单元采用读写分离的8T-SRAM单元;所述8T-SRAM单元由2个PMOS管P1、P2和6个NMOS管N1~N6构成;电路连接关系为:

6.一种列级MAC电路,其特征在于:其由多个如权利要求1-5中任意一项所述的带符号乘法电路按列排布而成;各个带符号乘法电路共用同一组读位线BL和BLB;

7.如权利要求6所述的列级MAC电路,其特征在于:其还包括或连接有一个量化电路;所述量化电路包括两个模数转换器ADC1、ADC2、以及一个带符号的加法器ADD;ADC1和ADC2分别用于对BL和BLB上的运算结果进行量化;ADC1和ADC2的输出作为ADD的两个输入,ADD的输出即为MAC运算的最终结果。

8.一种MAC运算最大值寻找电路,其特征在于,其用于寻找多个带符号MAC运算任务中的运算结果的绝对值最大的运算任务;所述的MAC运算最大值寻找电路包括:

9.如权利要求8所述的MAC运算最大值寻找电路,其特征在于:所述灵敏放大器由6个PMOS管PM1~PM6,以及2个NMOS管NM1、NM2构成,电路连接关系为:

10.一种神经网络加速器芯片,其用于执行带有自注意力机制的神经网络运算任务,其特征在于:其采用了如权利要求9所述的MAC运算最大值寻找电路。

...

【技术特征摘要】

1.一种带符号乘法电路,其用于执行正操作数与带符号的权重之间的乘法运算,其特征在于:其包括数值运算单元和符号运算单元;所述数值运算单元包括至少一个xt单元;xt单元采用读写分离且具有读取双端口的sram单元;xt单元的读端口由两个nmos管n3和n4构成;n3作为存储节点q与读位线bl之间的传输管;n4作为存储节点qb与读位线blb之间的传输管;

2.如权利要求1所述的带符号乘法电路,其特征在于:操作数与权重的符号位的编码规则为:

3.如权利要求2所述的带符号乘法电路,其特征在于:运算前将读位线bl和blb均预充到高电平,则在运算结束后,若bl的电平下降则表示乘积结果为负数,且bl的电平降幅相对单位降幅△v的倍率即为乘积结果的数值;若blb的电平下降则表示乘积结果为正数,且blb电平降幅与相对单位降幅△v的倍率即为乘积结果的数值。

4.如权利要求1所述的带符号乘法电路,其特征在于:在数值运算单元中,当包括多个xt单元时,各个xt单元共用同一组读位线bl、blb;

5.如权利要求1所述的带符号乘法电路,其特征在于:所述数值运算单元中的xt单元采用读写分离的8t-sram单元;所述8t-sram单...

【专利技术属性】
技术研发人员:刘玉李昊贺鑫蔺智挺吴秀龙李鑫戴成虎彭春雨卢文娟周永亮郝礼才胡薇李志刚
申请(专利权)人:安徽大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1