【技术实现步骤摘要】
本专利技术属于半导体高压功率集成电路专用器件领域，具体涉及具有l型栅极的三维hk-trench ldmos 晶体管。
技术介绍
1、随着数字化、信息化、智能化的科技时代快速发展，各式各样的电子产品不断地涌入社会生活中。而且电子产品中各类芯片硬核更新升级，不断地推动着技术的发展。近年来，国家大力发展半导体产业，在装备制造业、轨道交通、国防等重点领域，太阳能风能新能源，激光等现代加工技术中，高压功率半导体器件作为核心的电力电子器件得到了广泛的应用与普及。现代高压功率半导体器件的方向主要集中在大电流、高压、高频、集成化和智能化等方面，以应对高频高压领域中对电力电子器件的需求。横向双扩散金属氧化物半导体(ldmos)因为其更易于与ttl芯片和低压mosfet集成到功率集成电路中而被作为核心功率器件并被广泛应用，然而由于bv和ron的相互限制而衍生出的硅极限问题是ldmos器件性能不能进一步提高的瓶颈。在横向ldmos器件设计中，resurf技术，场板技术以及超级结技术可以有效在提升击穿电压的同时，降低器件的ron，有效地改善了其所存在的硅极限问题。但是，横向ldmos器件由于其较大的芯片面积，使得其在降低器件比导通电阻的方面存在局限性，基于此想法，沟槽技术被引入到器件中，通过近似于折叠漂移区的方式在横向上极大的缩小了从源端到漏端的距离，使得器件在有效缩小芯片面积的同时极大改善了器件的比导通电阻。本文提出了一种带有l形栅极和hk介质并具有全新结构布局的三维沟槽ldmos器件。相较于传统带有hk复合介电薄膜的沟槽ldmos，l形栅极可以在相
技术实现思路
1、本专利技术的目的在于提供一种基于绝缘层上硅(silicon-on-insulator,soi)衬底，带有l形栅极和hk介电沟槽的三维横向双扩散金属氧化物半导体(lateral double-diffused metal-oxide-semiconductor，ldmos)晶体管。
2、本专利技术提供的l型栅极的三维hk沟槽 ldmos晶体管，包括由下至上依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。所述的硅膜层包括漂移区，以及设置在漂移区上方的栅极、源区、hk薄膜、氧化沟槽、硅体和漏区。所述的漏区位于漂移区顶面的角部；氧化沟槽、源区、栅极的横截面均呈l型，且沿着远离漏区的方向依次以半包围结构排列。所述的硅体与源区的横截面形状相同，且设置在源区与漂移区之间。所述的hk薄膜包裹在氧化沟槽的周围。
3、作为优选，该三维hk沟槽 ldmos晶体管的横截面呈6.5μm×6.5μm的正方形。
4、作为优选，所述的氧化沟槽包裹hk薄膜的深度为6.5μm-8.5μm（优选7.5μm），横向宽度为2.7μm-4.5μm（优选3.5μm），与栅极外侧面的间距为0.6μm-1μm（优选0.8μm）。
5、作为优选，所述的hk薄膜包裹氧化沟槽的侧壁和底部；所述的hk薄膜的k值为100-500（优选500μm），侧壁厚度为200nm-700nm（优选500nm）、底部厚度为440nm-720nm（优选560nm）。
6、作为优选，所述栅极采用多晶硅材料，掺杂类型为n型，掺杂浓度为1×1019cm-3~1×1020cm-3。。
7、作为优选，所述的漂移区的掺杂类型为n型，掺杂浓度为7×1015cm-3~1.4×1016cm-3。
8、作为优选，所述的器件顶层包括均呈l形的栅电极、源电极和漏电极；所述的栅电极设置在栅极的顶部；所述的源电极设置在源区的顶部；所述的漏电极设置在漏区的顶部。
9、作为优选，所述的衬底层的掺杂类型为p型，掺杂浓度为1×1014cm-3~7×1014cm-3的硅材料。
10、作为优选，所述的埋氧层采用厚度为0.3μm~1μm的二氧化硅。
11、作为优选，所述的栅极与源区、硅体、漂移区之间通过栅氧化层隔离；所述的源区靠近栅极采用硅材料，其靠近栅极的区域掺杂类型为n型，靠近氧化沟槽的区域掺杂类型为p型。
12、作为优选，所述的栅氧化层的厚度为0.05μm；所述的栅极的横向宽度为0.25μm，纵向厚度为1.15μm。
13、本专利技术具有的有益效果是：
14、1. 本专利技术采用l型栅极，并将漏区、氧化沟槽、源区、栅极以l型半包围式结构依次排布，极大地扩展了传统ldmos器件所设置的栅极面积，使得本专利技术所提出的器件栅极面积几乎达到了传统结构的2倍，因此扩展了电流流通的路径，增大了器件内部的电流，有效地降低了器件的通态电阻ron。
15、2. 本专利技术所采用的包裹在氧化沟槽外围的hk薄膜可以调节器件体内的电通量分布，使得漂移区内部可以容纳更多的电荷，增强了器件内部的resurf效应，在提升漂移区掺杂浓度的同时提高了器件的击穿电压，而更高的漂移区浓度也显著降低了器件的通态电阻ron。
本文档来自技高网...【技术保护点】
1.L型栅极的三维HK沟槽 LDMOS晶体管，包括由下至上依次层叠设置的衬底层（10）、埋氧层（6）、硅膜层和器件顶层；所述的硅膜层包括漂移区（5），以及设置在漂移区（5）上方的栅极（4）、源区（1）、HK薄膜（11）、氧化沟槽（3）、硅体（2）和漏区（12）；其特征在于：所述的漏区（12）位于漂移区（5）顶面的角部；氧化沟槽（3）、源区（1）、栅极（4）的横截面均呈L型，且沿着远离漏区（12）的方向依次以半包围结构排列；所述的硅体（2）与源区（1）的横截面形状相同，且设置在源区（1）与漂移区（5）之间；所述的HK薄膜（11）包裹在氧化沟槽（3）的周围。
2.根据权利要求1所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：三维HK沟槽 LDMOS晶体管的横截面呈6.5μm×6.5μm的正方形。
3.根据权利要求2所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：所述的氧化沟槽（3）包裹HK薄膜（11）的深度为6.5μm-8.5μm，横向宽度为2.7μm-4.5μm，与栅极（4）外侧面的间距为0.6μm-1μm。
4.根据权利
5.根据权利要求1所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：所述栅极（4）采用多晶硅材料，掺杂类型为N型，掺杂浓度为1×1019cm-3~1×1020cm-3。
6.根据权利要求1所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：所述的漂移区（5）的掺杂类型为N型，掺杂浓度为7×1015cm-3~1.4×1016cm-3。
7.根据权利要求1所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：所述的器件顶层包括均呈L形的栅电极（7）、源电极（8）和漏电极（9）；所述的栅电极（7）设置在栅极（4）的顶部；所述的源电极（8）设置在源区（1）的顶部；所述的漏电极（9）设置在漏区（12）的顶部。
8.根据权利要求1所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：所述的衬底层（10）的掺杂类型为P型，掺杂浓度为1×1014cm-3~7×1014cm-3的硅材料。
9.根据权利要求1所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：所述的埋氧层（6）采用厚度为0.3μm~1μm的二氧化硅。
10.根据权利要求1所述的L型栅极的三维HK沟槽 LDMOS晶体管，其特征在于：所述的栅极（4）与源区（1）、硅体（2）、漂移区（5）之间通过栅氧化层隔离；所述的源区（1）靠近栅极（4）采用硅材料，其靠近栅极（4）的区域掺杂类型为N型，靠近氧化沟槽（3）的区域掺杂类型为P型。
...【技术特征摘要】
1.l型栅极的三维hk沟槽 ldmos晶体管，包括由下至上依次层叠设置的衬底层（10）、埋氧层（6）、硅膜层和器件顶层；所述的硅膜层包括漂移区（5），以及设置在漂移区（5）上方的栅极（4）、源区（1）、hk薄膜（11）、氧化沟槽（3）、硅体（2）和漏区（12）；其特征在于：所述的漏区（12）位于漂移区（5）顶面的角部；氧化沟槽（3）、源区（1）、栅极（4）的横截面均呈l型，且沿着远离漏区（12）的方向依次以半包围结构排列；所述的硅体（2）与源区（1）的横截面形状相同，且设置在源区（1）与漂移区（5）之间；所述的hk薄膜（11）包裹在氧化沟槽（3）的周围。
2.根据权利要求1所述的l型栅极的三维hk沟槽 ldmos晶体管，其特征在于：三维hk沟槽 ldmos晶体管的横截面呈6.5μm×6.5μm的正方形。
3.根据权利要求2所述的l型栅极的三维hk沟槽 ldmos晶体管，其特征在于：所述的氧化沟槽（3）包裹hk薄膜（11）的深度为6.5μm-8.5μm，横向宽度为2.7μm-4.5μm，与栅极（4）外侧面的间距为0.6μm-1μm。
4.根据权利要求2所述的l型栅极的三维hk沟槽 ldmos晶体管，其特征在于：所述的hk薄膜（11）包裹氧化沟槽（3）的侧壁和底部；所述的hk薄膜（11）的k值为100-500，侧壁厚度为200nm-700nm、底部厚度为440nm-720nm。
5.根据权利要求1所述...
【专利技术属性】
技术研发人员：胡月，王天赐，王高峰，
申请(专利权)人：杭州电子科技大学温州研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。