【技术实现步骤摘要】
本公开涉及半导体，具体而言，涉及一种半导体共用单元结构、块结构、存储器件结构及制备方法。
技术介绍
1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置。传统dram存储单元通常包括晶体管和电容器。晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。这种结构需要不断地刷新电容器中的电荷以保证数据不丢失，并且在读取时需要将电容中的电荷释放，读取完成后再重新写入，功耗较大。同时由于电容器的制造工艺占用面积较大，尺寸微缩成为难题。
2、双晶体管无电容动态随机存储器(2transistor 0capacitor,2t0c)使用两个垂直结构晶体管作为单元结构，其中一个晶体管的漏极连接至另一个晶体管的栅极，利用栅电容存储电荷并改变晶体管跨导存储信息。这种结构可以在不减少关键尺寸的情况下，通过不断的增加竖直方向的堆叠层数实现存储密度的增加，但是，需要每一层器件做完后再进行下一层器件的制作，制程流程较长，成本较高。
3、需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
1、本公开提供一种半导体共用单元结构、块结构、存储器件结构及制备方法，可简化工艺流程、降低制造成本、提高存储
2、根据本公开的一个方面，提供一种半导体共用单元结构，制备于衬底上，
3、包括：
4、第一存储单元和第二存储单元，所述第一存储单元与所述第二存储单元沿第一方向呈镜像地并排分布，所述第一存储单元与所述第二存储单元共用同一源漏单元层，所述第一方向平行于所述衬底的表面；
5、所述第一存储单元和所述第二存储单元均包括：
6、第一晶体管，位于所述衬底的顶面上方，所述第一晶体管包括：第一栅极、第一栅介质层以及第一半导体层，所述第一栅极沿所述第一方向延伸，所述第一栅介质层随形覆盖所述第一栅极的侧壁及一端部，所述第一半导体层覆盖所述第一栅介质层的表面，且所述第一半导体层包括沿所述第一方向依次分布的第一源漏区、第一沟道区及第二源漏区；
7、第二晶体管，与所述第一晶体管沿所述第一方向并排分布，所述第二晶体管包括第二栅极、第二栅介质层以及第二半导体层，所述第二栅极沿所述第一方向延伸，所述第二栅介质层随形覆盖所述第二栅极的侧壁及所述第二栅极中远离所述第一晶体管的端部，所述第二半导体层覆盖所述第二栅介质层的表面，且所述第二半导体层包括沿所述第一方向依次分布的第三源漏区、第二沟道区及第四源漏区；所述第二源漏区与所述第二栅极导电连接；
8、所述第一存储单元中的所述第四源漏区和所述第二存储单元中的所述第四源漏区分别连接于所述源漏单元层的相对两面。
9、在本公开的一种示例性实施例中，所述源漏单元层所在平面垂直于所述第一方向，所述源漏单元层包括沿所述第一方向依次层叠的第一导电阻挡层、导电金属层以及第二导电阻挡层；所述第一存储单元中的所述第四源漏区与所述第一导电阻挡层连接，所述第二存储单元中的所述第四源漏区与所述第二导电阻挡层连接。
10、在本公开的一种示例性实施例中，所述第一导电阻挡层和所述第二导电阻挡层的材料均为氮化钛，所述导电金属层的材料为钨。
11、在本公开的一种示例性实施例中，所述第一栅极和所述第二栅极的材料均为铟锌氧化物，所述第一半导体层和所述第二半导体层的材料均为铟镓锌氧化物。
12、根据本公开的一个方面，提供一种半导体共用块结构，制备于衬底上，包括：
13、位于所述衬底上的多个如上述任意一项所述的半导体共用单元结构，多个所述半导体共用单元结构沿第二方向和第三方向排布，所述第二方向与所述衬底平行且与所述第一方向相交，所述第三方向垂直于所述第一方向及所述第二方向；
14、多条沿所述第二方向延伸且沿所述第一方向和所述第三方向排布的字线，每条所述字线与同平面中沿所述第二方向排布的一排所述第一栅极中未被所述第一栅介质层覆盖的端部连接；
15、多条沿所述第三方向延伸且沿所述第一方向和所述第二方向排布的第一位线，每条所述第一位线包覆于同平面中沿所述第三方向排布的一排所述第一源漏区的外周；
16、多条沿所述第三方向延伸且沿所述第一方向和所述第二方向排布的第二位线，每条所述第二位线包覆于同平面中沿所述第三方向排布的一排所述第三源漏区的外周；
17、一层源漏层，由同平面中所有所述源漏单元层依次首尾相连而成。
18、在本公开的一种示例性实施例中，所述字线、所述第一位线、所述第二位线的材料均为导电材料，所述导电材料独立地选自钨、铜、铝、氮化钨、钛、氮化钛中的至少一种。
19、在本公开的一种示例性实施例中，所述字线、所述第一位线、所述第二位线均包括导电阻挡材料层和金属材料层，所述导电阻挡材料层的材料为氮化钛，所述金属材料层的材料为钨。
20、根据本公开的一个方面，提供一种半导体存储器件结构，包括：
21、衬底及位于所述衬底上的多个如上述任意一项所述的半导体共用块结构，多个所述半导体共用块结构沿所述第一方向排布；
22、相邻两个所述半导体共用块结构相互独立设置。
23、根据本公开的一个方面，提供一种半导体存储器件结构的制备方法，包括以下步骤：
24、提供衬底；
25、在所述衬底上依次交替沉积绝缘材料层和半导体材料层，形成层叠结构；
26、对所述层叠结构进行图案化处理形成图案化层叠结构，所述图案化层叠结构的图案包括多条沿第一方向延伸且沿第二方向间隔分布的第一图案，及多条沿所述第二方向延伸且沿所述第一方向间隔分布的第二图案；所述第一方向平行于所述衬底的表面，所述第二方向与所述衬底平行且与所述第一方向相交；所述第一图案与所述第二图案存在交叠；
27、形成多个沿第三方向贯穿所述图案化层叠结构的第一开口，所述第一开口与所述第二图案一一对应设置，所述第一开口将对应的所述第二图案分为沿所述第一方向呈镜像地并排分布的2个子图案；所述第三方向垂直于所述第一方向及所述第二方向，所述第一开口平行于所述第二方向和所述第三方向所在平面；
28、通过所述第一开口横向向两边蚀刻掉部分所述半导体材料层，以形成多个第一晶体管及字线容置凹槽，所述第一晶体管及字线容置凹槽包括沿所述第一方向延伸且沿所述第二方向排布的一排第一晶体管容置凹槽，和沿所述第二方向延伸且连通所述一排第一晶体管容置凹槽的字线容置凹槽；
29、在所述第一晶体管及字线容置凹槽内依次沉积第一半导体层、第一栅介质层和第一栅极材料层；所述第一半导体层覆盖所述第一晶体管及字线容置凹槽的侧壁和底面，所述第一栅介质层随形覆盖在本文档来自技高网...
【技术保护点】
1.一种半导体共用单元结构，制备于衬底上，其特征在于，包括：
2.根据权利要求1所述的半导体共用单元结构，其特征在于，所述源漏单元层所在平面垂直于所述第一方向，所述源漏单元层包括沿所述第一方向依次层叠的第一导电阻挡层、导电金属层以及第二导电阻挡层；所述第一存储单元中的所述第四源漏区与所述第一导电阻挡层连接，所述第二存储单元中的所述第四源漏区与所述第二导电阻挡层连接。
3.根据权利要求2所述的半导体共用单元结构，其特征在于，所述第一导电阻挡层和所述第二导电阻挡层的材料均为氮化钛，所述导电金属层的材料为钨。
4.根据权利要求1所述的半导体共用单元结构，其特征在于，所述第一栅极和所述第二栅极的材料均为铟锌氧化物，所述第一半导体层和所述第二半导体层的材料均为铟镓锌氧化物。
5.一种半导体共用块结构，制备于衬底上，其特征在于，包括：
6.根据权利要求5所述的半导体共用块结构，其特征在于，所述字线、所述第一位线、所述第二位线的材料均为导电材料，所述导电材料独立地选自钨、铜、铝、氮化钨、钛、氮化钛中的至少一种。
7.根据权
8.一种半导体存储器件结构，其特征在于，包括：
9.一种半导体存储器件结构的制备方法，其特征在于，包括以下步骤：
10.根据权利要求9所述的半导体存储器件结构的制备方法，其特征在于，在所述形成多个沿第三方向贯穿所述图案化层叠结构的第一开口步骤之前，还包括：
11.根据权利要求9所述的半导体存储器件结构的制备方法，其特征在于，在形成所述字线之后且形成所述第二开口之前，还包括：
12.根据权利要求9所述的半导体存储器件结构的制备方法，其特征在于，在所述第三开口内形成源漏层包括：
...【技术特征摘要】
1.一种半导体共用单元结构，制备于衬底上，其特征在于，包括：
2.根据权利要求1所述的半导体共用单元结构，其特征在于，所述源漏单元层所在平面垂直于所述第一方向，所述源漏单元层包括沿所述第一方向依次层叠的第一导电阻挡层、导电金属层以及第二导电阻挡层；所述第一存储单元中的所述第四源漏区与所述第一导电阻挡层连接，所述第二存储单元中的所述第四源漏区与所述第二导电阻挡层连接。
3.根据权利要求2所述的半导体共用单元结构，其特征在于，所述第一导电阻挡层和所述第二导电阻挡层的材料均为氮化钛，所述导电金属层的材料为钨。
4.根据权利要求1所述的半导体共用单元结构，其特征在于，所述第一栅极和所述第二栅极的材料均为铟锌氧化物，所述第一半导体层和所述第二半导体层的材料均为铟镓锌氧化物。
5.一种半导体共用块结构，制备于衬底上，其特征在于，包括：
6.根据权利要求5所述的半导体共用块结构，其特征在于，所述字...
【专利技术属性】
技术研发人员：郭帅，
申请(专利权)人：深圳市昇维旭技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。