【技术实现步骤摘要】
本专利技术涉及时钟信号调整，具体涉及一种高速时钟的占空比校准电路。
技术介绍
1、时钟信号(clock signal)是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。时钟信号通常被用于同步电路当中，扮演计时器的角色，保证相关的电子组件得以同步运作。对于高速接口芯片而言，对于内部高速时钟占空比要求较高，通常需要控制其高速时钟信号的占空比稳定在50％左右。
2、现有技术中，为实现该过程，通常会在时钟信号发生电路后方设置占空比检测、校准电路。比如，中国专利cn202010884835.3公开了一种精准时钟信号占空比校正电路，该电路通过在占空比调整环路中设置负反馈的方式，利用电荷泵和低通滤波器将输出信号的直流分量提取出来并反馈给波形校正模块，波形校正模块通过比较反馈电压和参考电压的相对大小，来调整输入时钟信号的占空比，并输出调整后的精准50％占空比的时钟信号。
3、但是，在实际实施过程中，专利技术人发现，该类电路中，由于需要引入比较器对信号进行比较，而比较器本身容易存在一定的器件失配，引入了额外的失配电压，该电压会直接影响比较结果，从而使得后级的数字电路产生的校准码发生偏离，影响占空比调整的准确度。
技术实现思路
1、针对现有技术中存在的上述问题，现提供一种高速时钟的占空比校准电路。
2、具体技术方案如下：
3、一种高速时钟的占空比校准电路，包括：
4、占空比调整模块，所述占空比调整模块的第一
5、反馈模块，所述反馈模块的输入端连接所述占空比调整模块的输出端，所述反馈模块的输出端连接所述占空比调整模块的第二输入端；
6、所述占空比调整模块对所述时钟发生电路生成的时钟信号进行占空比调整，形成调整时钟信号；
7、所述反馈模块依照依次输入的所述调整时钟信号和反相后的反相时钟信号生成占空比校准码，所述占空比调整模块依照所述占空比校准码进行占空比调整。
8、另一方面，所述反馈模块包括：
9、反相控制模块，所述反相控制模块接收输入的所述调整时钟信号，所述反相控制模块依照当前接收到所述调整时钟信号的周期数输出所述调整时钟信号或反相时钟信号；
10、第一比较器，所述第一比较器的同向输入端连接参考电源模块，所述第一比较器的反向输入端连接所述第一比较器的输出端；
11、信号生成模块，所述信号生成模块的输入端连接所述第一比较器的输出端，所述信号生成模块的输出端为所述反馈模块的输出端。
12、另一方面，所述反相控制模块包括：
13、切换模块，所述切换模块的输入端为所述反相控制模块的输入端，所述切换模块依照周期计数结果选择输出所述调整时钟信号或反相时钟信号；
14、第一电阻，所述第一电阻的第一端连接所述切换模块，所述第一电阻的第二端连接所述反相控制模块的输出端；
15、第一电容，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地。
16、另一方面，所述切换模块包括：
17、计数模块，所述计数模块的输入端连接所述切换模块的输入端，所述计数模块依照输入的所述调整时钟信号的上升沿或下降沿进行计数，得到所述周期计数结果；
18、第一支路，所述第一支路的输出端连接所述切换模块的输出端；
19、第二支路，所述第二支路的输出端连接所述切换模块的输出端；
20、所述第二支路上串接有第一反相器；
21、开关模块，所述开关模块的输入端连接所述计数模块，所述开关模块的输出端分别连接所述第一支路的输入端和所述第二支路的输入端；
22、所述开关模块依照所述计数模块的生成的所述周期计数结果选择切换至所述第一支路或所述第二支路。
23、另一方面，所述参考电源模块包括：
24、第二电阻，所述第二电阻的第一端连接外部电源，所述第二电阻的第二端连接所述参考电源模块的输出端；
25、第三电阻，所述第三电阻的第一端连接所述第二电阻的第二端，所述第三电阻的第二端接地。
26、另一方面，所述外部电源的电源电压与所述时钟信号的峰值电压相同；
27、所述第二电阻和所述第三电阻的阻值相同。
28、另一方面，所述占空比调整模块包括：
29、至少一个占空比控制器，所述占空比控制器的第一输入端连接所述占空比调整模块的第一输入端，所述占空比控制器的第二输入端连接所述占空比调整模块的第二输入端，所述占空比控制器的输出端连接所述占空比调整模块的输出端；
30、第二电容，所述第二电容的第一端连接所述占空比控制器的输出端，所述第二电容的第二端接地。
31、另一方面，所述占空比校准码包括p型开关管控制信号和n型开关管控制信号，则所述第二输入端包括p型开关管输入端和n型开关管输入端；
32、所述占空比控制器包括：
33、p型开关管，所述p型开关管的输入端连接外部的电源电路，所述p型开关管的栅极连接所述p型开关管输入端；
34、第一开关管，所述第一开关管的输入端连接所述p型开关管的输出端，所述第一开关管的栅极连接所述第一输入端；
35、第二开关管，所述第二开关管的输入端连接所述第一开关管的输出端，所述第二开关管的栅极连接所述第一输入端；
36、n型开关管，所述n型开关管的输入端连接所述第二开关管的输入端，所述n型开关管的栅极连接所述n型开关管输入端，所述n型开关管的输出端接地；
37、第三电容，所述第三电容的第一端连接所述第一开关管的输出端，所述第三电容的第二端接地；
38、第二反相器，所述第二反相器的输入端连接所述第三电容的第一端，所述第二反相器的输出端连接所述占空比控制器的输出端。
39、上述技术方案具有如下优点或有益效果：
40、针对现有技术中的占空比校准电路，由于比较器引入的失配电压容易导致占空比发生偏离的问题，本方案中对输入反馈模块的调整时钟信号进行了改变，选择基于相邻的两组调整时钟信号进行反相处理以后再进行比较、生成校准码，通过对调整时钟信号进行反相处理来消除比较过程中可能产生的失配电压，提高了占空比校准的准确度。
本文档来自技高网...【技术保护点】
1.一种高速时钟的占空比校准电路，其特征在于，包括：
2.根据权利要求1所述的占空比校准电路，其特征在于，所述反馈模块包括：
3.根据权利要求2所述的占空比校准电路，其特征在于，所述反相控制模块包括：
4.根据权利要求3所述的占空比校准电路，其特征在于，所述切换模块包括：
5.根据权利要求2所述的占空比校准电路，其特征在于，所述参考电源模块包括：
6.根据权利要求5所述的占空比校准电路，其特征在于，所述外部电源的电源电压与所述时钟信号的峰值电压相同；
7.根据权利要求1所述的占空比校准电路，其特征在于，所述占空比调整模块包括：
8.根据权利要求7所述的占空比校准电路，其特征在于，所述占空比校准码包括P型开关管控制信号和N型开关管控制信号，则所述第二输入端包括P型开关管输入端和N型开关管输入端；
【技术特征摘要】
1.一种高速时钟的占空比校准电路，其特征在于，包括：
2.根据权利要求1所述的占空比校准电路，其特征在于，所述反馈模块包括：
3.根据权利要求2所述的占空比校准电路，其特征在于，所述反相控制模块包括：
4.根据权利要求3所述的占空比校准电路，其特征在于，所述切换模块包括：
5.根据权利要求2所述的占空比校准电路，其特征在于，所述参考电源模块包括...
【专利技术属性】
技术研发人员：田晓成，
申请(专利权)人：裕太微上海电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。