【技术实现步骤摘要】
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、sonos器件的存储单元通常由一个sonos存储晶体管(简称为存储管)和一个高压选择晶体管(简称为选择管)组成。其中存储管用来存储数据，选择管用来完成数据地址的选择。两个晶体管都在同一个阱区内。
2、然而，现有的sonos器件中，当对一个存储单元进行操作时，这个存储单元的字线bl会被选中，同时对这一排的选择栅(select gate，简称sg)进行加压选中，此时会感应到旁边的存储栅(memory gate，简称mg)，同样的，对这一排存储栅(memory gate，简称mg)进行加压选中时，也会感应到旁边的选择栅(select gate，简称sg)，导致存储栅与选择栅之间出现串扰效应，影响存储器的性能。
技术实现思路
1、本专利技术解决的技术问题是如何提高存储器的性能。
2、为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成具有存储栅图案的第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀所述衬底，形成若干分立的开口；在所述开口内形成存储栅，所述存储栅的顶部表面与所述衬底的顶部表面齐平；在所述衬底表面以及所述存储栅表面形成选择栅层；在所述选择栅层上形成具有选择栅图案的第二光刻胶层；以所述第二光刻胶层为掩膜，刻蚀所述选择栅层，形成若干分立的选择栅。
3、可选的，形成若干分立的开口的工艺为：干法刻蚀工艺，所述干法刻蚀工艺的工艺参数为
4、可选的，所述半导体结构的形成方法还包括：在形成选择栅层之前，在所述开口表面以及所述衬底表面形成存储栅介质层；在形成存储栅之后，刻蚀去除所述衬底表面的存储栅介质层，至暴露出所述衬底表面，形成介质层。
5、可选的，形成存储栅介质层的步骤包括：在所述开口表面以及所述衬底表面形成电荷隧穿层；在所述电荷隧穿层的表面形成电荷俘获层；在所述电荷俘获层的表面形成电荷阻挡层。
6、可选的，所述半导体结构的形成方法还包括：在形成所述选择栅层的步骤之前，在所述衬底上以及所述存储栅上形成栅氧层；在形成所述选择栅的步骤之后，在所述选择栅的侧壁形成侧墙。
7、可选的，在所述选择栅的侧壁形成侧墙的步骤包括：在所述选择栅的侧壁形成第一氧化硅层；在所述第一氧化硅层的表面形成氮化硅层；在所述氮化硅层的表面形成第二氧化硅层。
8、可选的，在形成若干分立的选择栅的步骤之后，还包括：对所述选择栅与所述存储栅之间的衬底进行离子注入处理，形成源/漏区。
9、可选的，在形成源/漏区的步骤之后，还包括：在所述衬底上形成层间介质层，所述层间介质层覆盖所述源/漏区、存储栅以及所述选择栅；依次刻蚀所述层间介质层以及栅氧层，至露出所述存储栅顶部、所述选择栅顶部以及所述源/漏区顶部，形成接触孔。
10、可选的，在形成接触孔的步骤之后，还包括：在所述接触孔的底部表面沉积形成金属层；进行退火工艺处理，使所述金属层和所述源/漏区的顶部表面、所述存储栅的顶部表面以及所述选择栅的顶部表面反应，形成金属硅化物层。
11、相应的，本专利技术还提供一种半导体结构，包括：衬底；开口，若干所述开口分立位于所述衬底内；存储栅，位于所述开口内，且所述存储栅的顶部表面与所述衬底的顶部表面齐平；选择栅，若干所述选择栅分立位于所述衬底上，所述选择栅与所述存储栅在垂直于衬底的投影方向上邻接。
12、可选的，所述半导体结构还包括：位于所述开口表面的介质层，所述介质层包括电荷隧穿层、位于所述电荷隧穿层表面的电荷俘获层以及位于所述电荷俘获层表面的电荷阻挡层。
13、可选的，所述半导体结构还包括：位于所述选择栅的底部表面的栅氧层、以及位于所述选择栅的侧壁表面的侧墙，所述侧墙包括第一氧化硅层、位于所述第一氧化硅层表面的氮化硅层、以及位于所述氮化硅层表面的第二氧化硅层。
14、可选的，所述半导体结构还包括：位于所述选择栅与所述存储栅之间的衬底内的源/漏区。
15、可选的，所述半导体结构还包括：位于所述源/漏区的顶部表面、所述存储栅的顶部表面以及所述选择栅的顶部表面的金属硅化物层、位于所述衬底上的层间介质层、以及位于层间介质层内的接触孔。
16、与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
17、本专利技术通过在衬底内形成开口，并在开口内形成存储栅，使得所述存储栅位于所述衬底内，进而在所述衬底上形成选择栅，实现所述选择栅与所述存储栅在平行于衬底的投影方向上无交叠面积，即所述选择栅与所述存储栅在加压过程中无电接触，避免所述存储栅与选择栅之间出现串扰效应，提高了存储器的性能；此外，本专利技术中所述存储栅位于所述衬底内，使得源漏之间的沟道的距离由水平方向的距离增加至沿存储栅表面位于衬底内的长度和选择栅的宽度之和，使得在水平方向上的源漏之间的距离不变的情况下，载流子沟道长度变长，进而减小存储单元面积，提高了存储器的性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，形成若干分立的开口的工艺为：干法刻蚀工艺，所述干法刻蚀工艺的工艺参数为刻蚀气体为H2、CF4、CHF3、CH2F2、C4F8以及Ar中的一种或多种的组合，刻蚀气体的气体流量为30sccm至80sccm，源功率为800W至1200W，偏置功率为100W至400W，刻蚀压强为10mTorr至50mTorr，刻蚀时间为30秒至70秒；刻蚀所述衬底的工艺参数为腔室的压力为5mT至15mT，源功率为350W至1200W，偏置电压为150V至600V，气体流量为20sccm至200sccm，刻蚀时间为8s至60s。
3.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在形成选择栅层之前，在所述开口表面以及所述衬底表面形成存储栅介质层；在形成存储栅之后，刻蚀去除所述衬底表面的存储栅介质层，至暴露出所述衬底表面，形成介质层。
4.如权利要求3所述半导体结构的形成方法，其特征在于，形成存储栅介质层的步骤包括：
5.如权利要求1所述半导体结
6.如权利要求5所述半导体结构的形成方法，其特征在于，在所述选择栅的侧壁形成侧墙的步骤包括：
7.如权利要求1所述半导体结构的形成方法，其特征在于，在形成若干分立的选择栅的步骤之后，还包括：对所述选择栅与所述存储栅之间的衬底进行离子注入处理，形成源/漏区。
8.如权利要求7所述半导体结构的形成方法，其特征在于，在形成源/漏区的步骤之后，还包括：
9.如权利要求8所述半导体结构的形成方法，其特征在于，在形成接触孔的步骤之后，还包括：
10.一种半导体结构，其特征在于，包括：
11.如权利要求10所述半导体结构，其特征在于，还包括：位于所述开口表面的介质层，所述介质层包括电荷隧穿层、位于所述电荷隧穿层表面的电荷俘获层以及位于所述电荷俘获层表面的电荷阻挡层。
12.如权利要求10所述半导体结构，其特征在于，还包括：位于所述选择栅的底部表面的栅氧层、以及位于所述选择栅的侧壁表面的侧墙，所述侧墙包括第一氧化硅层、位于所述第一氧化硅层表面的氮化硅层、以及位于所述氮化硅层表面的第二氧化硅层。
13.如权利要求10所述半导体结构，其特征在于，还包括：位于所述选择栅与所述存储栅之间的衬底内的源/漏区。
14.如权利要求13所述半导体结构，其特征在于，还包括：位于所述源/漏区的顶部表面、所述存储栅的顶部表面以及所述选择栅的顶部表面的金属硅化物层、位于所述衬底上的层间介质层、以及位于层间介质层内的接触孔。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，形成若干分立的开口的工艺为：干法刻蚀工艺，所述干法刻蚀工艺的工艺参数为刻蚀气体为h2、cf4、chf3、ch2f2、c4f8以及ar中的一种或多种的组合，刻蚀气体的气体流量为30sccm至80sccm，源功率为800w至1200w，偏置功率为100w至400w，刻蚀压强为10mtorr至50mtorr，刻蚀时间为30秒至70秒；刻蚀所述衬底的工艺参数为腔室的压力为5mt至15mt，源功率为350w至1200w，偏置电压为150v至600v，气体流量为20sccm至200sccm，刻蚀时间为8s至60s。
3.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在形成选择栅层之前，在所述开口表面以及所述衬底表面形成存储栅介质层；在形成存储栅之后，刻蚀去除所述衬底表面的存储栅介质层，至暴露出所述衬底表面，形成介质层。
4.如权利要求3所述半导体结构的形成方法，其特征在于，形成存储栅介质层的步骤包括：
5.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在形成所述选择栅层的步骤之前，在所述衬底上以及所述存储栅上形成栅氧层；
6.如权利要求5所述半导体结构的形成方法，其特征在于，在所述选择栅的侧壁形成侧墙的步骤包括：<...
【专利技术属性】
技术研发人员：李广济，
申请(专利权)人：浙江创芯集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。