System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术属于数据处理,尤其涉及一种时序报告分析方法。
技术介绍
1、时序性能是衡量电路是否能正常工作的重要指标之一,如果存在时序违例,电路则无法正常工作,时序报告可以显示时序是否违例,也可以查找时序路径的详细信息。
2、时序路径受用户设计以及时序延时这两个重要的参数的影响,当用户设计固定后,时序延时是影响时序性能的唯一指标。
3、因此,需要验证时序报告中的时序延时是否准确,确保设计者基于时序报告进行合理的判断,进而实现对电路的优化。
技术实现思路
1、本申请提供一种时序报告分析方法,基于时序报告的时序路径信息生成时序电路,并根据时钟频率以及时序报告的延时信息计算出信号的抓取层级,对调整后的时序电路进行信号抓取,通过抓取到的数据判断时序报告中的时序延时是否存在误差,为设计者提供参考,进而减少电路优化过程中的时间成本和人力成本,提高工作效率。
2、本专利技术的其他目的和优点可以从本专利技术所揭露的技术特征中得到进一步的了解。
3、为达上述之一或部分或全部目的或其他目的,本专利技术提供一种时序报告分析方法。
4、一种时序报告分析方法,包括:
5、基于所述时序报告的时序路径信息生成时序电路,并在所述时序电路的每一层级进行寄存;
6、根据时钟频率以及所述时序报告的延时信息计算信号的抓取层级,并设置对应的抓取信号;
7、对所述时序电路的时序路径进行调整,得到理想时序路径,所述理想时序路径与所述时序
8、对调整后的时序电路进行信号抓取,分析并计算所述时序报告中时序延时的误差。
9、生成时序电路的具体过程包括:
10、基于所述时序报告的时序路径信息生成完整的时序路径,对所述时序路径进行编码设计为50级四位累加器时序电路,所述时序电路每一层级等于上一层级+1,每10个层级减9以确保每一层级的数据不超过16位,且每一层级的数据均保存在寄存器内。
11、计算信号的抓取层级具体过程包括:
12、根据时钟频率以及所述时序报告的延时信息计算得到计算层级,所述计算层级以及所述计算层级的前后各三个层级作为信号的抓取层级。
13、所述计算层级的计算过程为:
14、计算层级=(时钟周期-(寄存器a+寄存器n))/(逻辑内部延时+布线延时);
15、其中,寄存器a为寄存器a的内部延时,寄存器n为寄存器n的内部延时,逻辑内部延时以及布线延时为时序电路同一个层级内的延时。
16、若所述计算层级为非整数,则需向下取整。
17、所述计算层级以不同的时钟频率为样本进行多次采样,不同时钟频率对应的抓取层级不同。
18、通过eda软件的信号抓取工具对信号抓取层级的寄存器进行数据抓取,并将抓取到的数据存储至缓存器内。
19、通过eda软件的手动装箱和手动布局将所述时序电路的时序路径调整为理想时序路径,所述理想时序路径与所述时序模型每段路径的延时都相同。
20、所述手动装箱的具体过程包括:
21、获取所述50级四位累加器时序电路每一层级的元器件,通过手动方式把同一层级的元器件放入同一元素簇中,以规定的格式保存至配置文件;
22、eda软件读取所述配置文件并判断是否满足装箱规则,若满足,则进行具体装箱生成元素簇文件,所述元素簇文件保存至配置文件内;否则,打印装箱失败日志。
23、所述手动布局的具体过程包括:
24、eda软件读取所述配置文件并判断是否满足布局规则,若满足,则进行具体布局生成布局文件,否则,打印布局失败日志。
25、所述时序报告中时序延时误差的计算过程为:
26、误差率=(实测层级-计算层级)/计算层级;
27、其中,实测层级为同一时钟周期内抓取的所有层级中数值正确的层级。
28、若所述误差率为正数,则所述时序报告中的时序延时比较悲观;若所述误差率为负数,则所述时序报告中的时序延时比较乐观。
29、与现有技术相比,本专利技术的有益效果主要包括:
30、本申请基于时序报告的时序路径信息生成时序电路,并根据时钟频率以及时序报告的延时信息计算出信号的抓取层级,对调整后的时序电路进行信号抓取,通过抓取到的数据验证时序报告中的时序延时是否准确,为设计者提供参考。
31、为让本专利技术的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
本文档来自技高网...【技术保护点】
1.一种时序报告分析方法,其特征在于,包括:
2.根据权利要求1所述的一种时序报告分析方法,其特征在于,生成时序电路的具体过程包括:
3.根据权利要求1所述的一种时序报告分析方法,其特征在于,计算信号的抓取层级具体过程包括:
4.根据权利要求3所述的一种时序报告分析方法,其特征在于,所述计算层级的计算过程为:
5.根据权利要求4所述的一种时序报告分析方法,其特征在于,若所述计算层级为非整数,则需向下取整。
6.根据权利要求3所述的一种时序报告分析方法,其特征在于,所述计算层级以不同的时钟频率为样本进行多次采样,不同时钟频率对应的抓取层级不同。
7.根据权利要求1所述的一种时序报告分析方法,其特征在于,通过EDA软件的信号抓取工具对信号抓取层级的寄存器进行数据抓取,并将抓取到的数据存储至缓存器内。
8.根据权利要求2所述的一种时序报告分析方法,其特征在于,通过EDA软件的手动装箱和手动布局将所述时序电路的时序路径调整为理想时序路径,所述理想时序路径与所述时序模型每段路径的延时都相同。
9
10.根据权利要求9所述的一种时序报告分析方法,其特征在于,所述手动布局的具体过程包括:
11.根据权利要求1所述的一种时序报告分析方法,其特征在于,所述时序报告中时序延时误差的计算过程为:
12.根据权利要求11所述的一种时序报告分析方法,其特征在于,若所述误差率为正数,则所述时序报告中的时序延时比较悲观;若所述误差率为负数,则所述时序报告中的时序延时比较乐观。
...【技术特征摘要】
1.一种时序报告分析方法,其特征在于,包括:
2.根据权利要求1所述的一种时序报告分析方法,其特征在于,生成时序电路的具体过程包括:
3.根据权利要求1所述的一种时序报告分析方法,其特征在于,计算信号的抓取层级具体过程包括:
4.根据权利要求3所述的一种时序报告分析方法,其特征在于,所述计算层级的计算过程为:
5.根据权利要求4所述的一种时序报告分析方法,其特征在于,若所述计算层级为非整数,则需向下取整。
6.根据权利要求3所述的一种时序报告分析方法,其特征在于,所述计算层级以不同的时钟频率为样本进行多次采样,不同时钟频率对应的抓取层级不同。
7.根据权利要求1所述的一种时序报告分析方法,其特征在于,通过eda软件的信号抓取工具对信号抓取层级的寄存器进行数据抓取...
【专利技术属性】
技术研发人员:曲志明,魏育成,刘洋,
申请(专利权)人:中科亿海微电子科技苏州有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。