【技术实现步骤摘要】
本专利技术属于高温半导体器件和抗辐射加固，特别涉及一种提高mosfet可靠性的制备方法。
技术介绍
1、随着微电子技术迅速发展，其应用领域不断扩展，对高温等恶劣环境下工作的要求日益迫切。如航天航空、车载设备、资源探测等领域，对芯片的工作环境要求在125℃～300℃，极端的工作温度对于器件的温度稳定性提出了更多的要求。针对抗辐照mosfet器件而言，栅氧生长工艺的可靠性和阈值电压的稳定性成为了一个比较大的挑战。
2、阈值电压温漂的原因主要在于载流子(电子和空穴)迁移率会下降，这导致阈值电压随温度升高而增加。这是因为更高的栅极电压需要克服载流子迁移率降低的影响，以维持相同的沟道电流。在某些情况下，温度升高会导致掺杂原子的激活能降低，使得更多的掺杂原子成为导电载流子从而影响阈值电压。
3、同时，氧化层的电荷变化也会影响到器件的高温稳定性。mosfet的栅氧化层中可能存在的电荷(如陷阱电荷)会随温度变化而变化，这也会导致阈值电压的温漂。例如，温度升高可能使一些陷阱电荷倍释放，从而影响阈值电压。阈值电压温漂的影响阈值电压的温漂会影响mosfet的导通和截止状态，进而影响电路的性能。例如，在数字电路中，阈值电压的温漂可能导致逻辑门的阈值电压变化，影响逻辑门的开关速度和功耗。在模拟电路中，阈值电压的温漂可能影响放大器的增益和偏置点，导致电路性能不稳定。
4、在传统的mosfet器件中，通常会采用体硅soi材料片，使用注入和退火的形式形成n或p型沟道，注入掺杂的浓度及均匀性影响半导体材料中的费米能级位置，高温
技术实现思路
1、本专利技术的目的在于克服现有技术的上述不足，以解决目前mosfet在特种应用环境下，阈值温漂过大的问题，提高mosfet器件整体的可靠性。
2、为解决上述技术问题，本专利技术提供了一种提高mosfet可靠性的制备方法，包括如下步骤：
3、步骤1：在高浓度soi衬底上制备0.2μm～1μm厚度的外延层；
4、步骤2：在外延层上生长0.5μm～1μm厚度的场氧层，工艺温度为950℃～1150℃；
5、步骤3：在场氧层表面涂敷光刻胶，采用光刻、显影和湿法工艺刻蚀，制备出有源区；
6、步骤4：在打开的有源区中高温生长栅氧层，该高温生长的温度为900℃，所述栅氧层的厚度为
7、步骤5：在栅氧层表面采用lift-off工艺涂胶光刻栅区，随后采用ald方式淀积高介电常数的tio2介质层，所述tio2介质层的生长厚度为
8、步骤6：在tio2介质层表面进行多晶栅淀积，并光刻腐蚀形成多晶栅；
9、步骤7：在栅氧层外侧区域的有源区光刻出图案，并通过源漏注入，形成源漏区；
10、步骤8：在完成表面sio2氧化层覆盖后，再进行源漏区和多晶栅所对应的区域开孔和金属淀积生长，并通过光刻腐蚀，完成金属布线。
11、优选的，在所述步骤1中，所述soi衬底的浓度为5e15cm-3～5e16cm-3，所述外延层的浓度为1e15cm-3～2e16cm-3。
12、优选的，所述soi衬底为p型或n型，所述外延层为p型或n型。
13、优选的，在所述步骤7中，所述源漏注入的剂量为1e15cm-2～2e16cm-2。
14、优选的，所述源漏注入的剂量为1e15cm-2～1e16cm-2。
15、优选的，在所述步骤5中，所述tio2介质层的介电常数为40。
16、优选的，所述soi衬底为由下至上依次组成的硅基底、埋氧层和顶硅层，所述埋氧层为sio2层。
17、优选的，所述源漏区的注入深度与所述埋氧层的顶部处于同一水平位置。
18、优选的，通过制备均匀掺杂的沟道区域和高质量的栅氧层以及高介电常数介质层，以降低mosfet高温阈值温漂。
19、本专利技术与现有技术相比，具有如下有益效果：
20、本专利技术在soi衬底表面制备外延层，用于替代传统的p、n型沟道，从而可以精确控制沟道中的掺杂浓度和类型，使得沟道注入浓度不均一的问题得到改善，高温情况下费米能级变化较小，其效果类似于浅结扩散技术(shallowjunctiontechnology)。从而使得耗尽层稳定，减少阈值波动。此外，外延作为阱区所带来的高掺杂浓度特性，可以减少热载流子效应，因为载流子更容易被散射，从而降低迁移率。由于热载流子效应会增加阈值波动，所以使用外延作为mos的阱结构可以通过减少热载流子效应，有效降低阈值波动。
21、而且本专利技术选用高介电常数(high-k)的栅极绝缘材料，如tio2等，来提高栅氧上复合介质层的厚度，从而减少高温下热载流子的串通几率，降低阈值电压的温漂。采用ald((atomiclayerdeposition)原子层淀积的手段来制备栅极绝缘材料，以期获得更均匀、更稳定的氧化层，减少温度对阈值电压的影响。
本文档来自技高网...【技术保护点】
1.一种提高MOSFET可靠性的制备方法，其特征在于，包括如下步骤：
2.如权利要求1所述的一种提高MOSFET可靠性的制备方法，其特征在于，在所述步骤1中，所述SOI衬底的浓度为5E15cm-3～5E16cm-3，所述外延层的浓度为1E15cm-3～2E16cm-3。
3.如权利要求1所述的一种提高MOSFET可靠性的制备方法，其特征在于，所述SOI衬底为P型或N型，所述外延层为P型或N型。
4.如权利要求1所述的一种提高MOSFET可靠性的制备方法，其特征在于，在所述步骤7中，所述源漏注入的剂量为1E15cm-2～2E16cm-2。
5.如权利要求4所述的一种提高MOSFET可靠性的制备方法，其特征在于，所述源漏注入的剂量为1E15cm-2～1E16cm-2。
6.如权利要求1所述的一种提高MOSFET可靠性的制备方法，其特征在于，在所述步骤5中，所述TiO2介质层的介电常数为40。
7.如权利要求1所述的一种提高MOSFET可靠性的制备方法，其特征在于，所述SOI衬底为由下至上依次组成的硅基底、埋氧层和
8.如权利要求7所述的一种提高MOSFET可靠性的制备方法，其特征在于，所述源漏区的注入深度与所述埋氧层的顶部处于同一水平位置。
9.如权利要求1～8任一项所述的一种提高MOSFET可靠性的制备方法，其特征在于，通过制备均匀掺杂的沟道区域和高质量的栅氧层以及高介电常数介质层，以降低MOSFET高温阈值温漂。
...【技术特征摘要】
1.一种提高mosfet可靠性的制备方法，其特征在于，包括如下步骤：
2.如权利要求1所述的一种提高mosfet可靠性的制备方法，其特征在于，在所述步骤1中，所述soi衬底的浓度为5e15cm-3～5e16cm-3，所述外延层的浓度为1e15cm-3～2e16cm-3。
3.如权利要求1所述的一种提高mosfet可靠性的制备方法，其特征在于，所述soi衬底为p型或n型，所述外延层为p型或n型。
4.如权利要求1所述的一种提高mosfet可靠性的制备方法，其特征在于，在所述步骤7中，所述源漏注入的剂量为1e15cm-2～2e16cm-2。
5.如权利要求4所述的一种提高mosfet可靠性的制备方法，其特征在于，所述源漏注入的剂...
【专利技术属性】
技术研发人员：张明，陆林洋，朱少立，吴建伟，
申请(专利权)人：无锡中微晶园电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。