【技术实现步骤摘要】
本申请涉及集成电路，特别是涉及一种半导体结构的制作方法。
技术介绍
1、随着集成电路(integrated circuit，ic)发展的不断推进，集成电路中的电子元件的关键尺寸(critical dimension，cd)不断减小、集成密度不断提高，以使集成电路具有更高的集成度。集成电路中的电子元件的制作需要采用光刻技术将图形从掩膜版中转移到硅片中，光刻工艺包括曝光步骤、曝光步骤之后进行的显影步骤和显影步骤之后的刻蚀步骤，集成电路中的电子元件的密度增大也增加了光刻工艺的制程难度，目前光刻技术的分辨率难以满足集成电路的制造需求，集成电路的制程工艺面临巨大挑战。
技术实现思路
1、基于此，有必要针对现有技术中的光刻技术的分辨率难以满足集成电路的制造需求的问题提供一种半导体结构的制作方法。
2、为了实现上述目的，本专利技术提供了一种半导体结构的制作方法，包括以下步骤：
3、提供基底；
4、在所述基底上形成第一掩膜图形，所述第一掩膜图形沿第一方向延伸，所述第一掩膜图形沿垂直于所述第一方向的第二方向间隔排列；
5、形成第二掩膜图形，所述第二掩膜图形沿所述第一方向在所述第一掩膜图形的上方间隔排列；
6、根据所述第二掩膜图形刻蚀所述第一掩膜图形，将所述第一掩膜图形划分成沿所述第一方向间隔排列的第一目标图形；
7、在所述第一目标图形的上方形成第三掩膜图形，所述第三掩膜图形沿所述第一方向延伸，所述第三掩膜图形沿所述第二方向间隔排
8、形成第四掩膜图形，所述第四掩膜图形沿所述第一方向在所述第三掩膜图形的上方间隔排列；
9、根据所述第四掩膜图形刻蚀所述第三掩膜图形，将所述第三掩膜图形划分成沿所述第一方向间隔排列的第二目标图形。
10、在其中一个实施例中，沿所述第二方向，所述第一掩膜图形在所述基底上形成的投影和所述第三掩膜图形在所述基底上形成的投影交替排列。
11、在其中一个实施例中，所述第二掩膜图形在所述基底上形成的投影和所述第四掩膜图形在所述基底上形成的投影无重叠区域。
12、在其中一个实施例中，形成第一掩膜图形，包括：
13、形成第一子掩膜图形，所述第一子掩膜图形沿所述第一方向延伸，沿所述第二方向间隔排列；
14、形成第一掩膜材料层，所述第一掩膜材料层覆盖所述第一子掩膜图形的侧壁、顶面以及所述第一子掩膜图形之间的区域，所述第一掩膜材料层包括第一材料；
15、去除位于所述第一子掩膜图形的顶面上的所述第一掩膜材料层以及位于所述第一子掩膜图形之间的所述第一掩膜材料层，覆盖所述第一子掩膜图形的侧壁的所述第一掩膜材料层形成所述第一掩膜图形。
16、在其中一个实施例中，所述第一材料包括半导体材料，所述第一材料中掺杂有ⅲa族元素。
17、在其中一个实施例中，形成第二掩膜图形，包括：
18、在所述第一掩膜图形的上方形成第一光刻胶层；
19、对所述第一光刻胶层进行曝光、显影，在所述第一光刻胶层中形成第一图形孔。
20、在其中一个实施例中，形成第二掩膜图形，还包括：
21、形成第二掩膜材料层，所述第二掩膜材料层覆盖所述第一图形孔的侧壁、底壁以及所述第一光刻胶层的顶面；
22、刻蚀去除覆盖所述第一图形孔的底壁的所述第二掩膜材料层，刻蚀保留的所述第二掩膜材料层在所述第一图形孔中形成所述第二掩膜图形。
23、在其中一个实施例中，形成第二掩膜图形，包括：
24、形成第二子掩膜图形，所述第二子掩膜图形沿所述第二方向延伸，所述第二子掩膜图形沿所述第一方向间隔排列；
25、于所述第二子掩膜图形的侧壁形成所述第二掩膜图形。
26、在其中一个实施例中，所述第一掩膜图形在所述第二方向上具有第一尺寸，相邻的所述第一掩膜图形之间具有第二尺寸；
27、所述第三掩膜图形在所述第二方向上具有第三尺寸，相邻的所述第三掩膜图形之间具有第四尺寸；
28、所述第二掩膜图形在所述第二方向上的尺寸大于或等于所述第一尺寸，所述第四掩膜图形在所述第二方向上的尺寸大于或等于所述第三尺寸；
29、所述第一尺寸小于所述第四尺寸，所述第三尺寸小于所述第二尺寸。
30、在其中一个实施例中，在所述第一方向上相邻的所述第二掩膜图形之间具有第一间距；
31、在所述第一方向上相邻的所述第四掩膜图形之间具有第二间距，所述第一间距和所述第二间距相等。
32、本专利技术的半导体结构的制作方法具有如下有益效果：
33、本专利技术的半导体结构的制作方法，将待形成的目标图形拆分成第一目标图形和第二目标图形，采用两次制程分别形成第一目标图形和第二目标图形，降低了形成第一目标图形和第二目标图形的图形密度，增大了形成第一目标图形和第二目标图形的工艺窗口，提高了形成的第一目标图形和第二目标图形的图形质量。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，沿所述第二方向，所述第一掩膜图形在所述基底上形成的投影和所述第三掩膜图形在所述基底上形成的投影交替排列。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第二掩膜图形在所述基底上形成的投影和所述第四掩膜图形在所述基底上形成的投影无重叠区域。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成第一掩膜图形，包括：
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第一材料包括半导体材料，所述第一材料中掺杂有ⅢA族元素。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成第二掩膜图形，包括：
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，形成第二掩膜图形，还包括：
8.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成第二掩膜图形，包括：
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一掩
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，在所述第一方向上相邻的所述第二掩膜图形之间具有第一间距；
...【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，沿所述第二方向，所述第一掩膜图形在所述基底上形成的投影和所述第三掩膜图形在所述基底上形成的投影交替排列。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第二掩膜图形在所述基底上形成的投影和所述第四掩膜图形在所述基底上形成的投影无重叠区域。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成第一掩膜图形，包括：
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第一材料包括半导体材料，所述第一材...
【专利技术属性】
技术研发人员：关文婧，冯大伟，刘海龙，高展，张瑜，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。