【技术实现步骤摘要】
本公开内容总体上涉及功率管理单元，并且更特别地涉及减小静态泄漏电流的包括dc-dc转换器的功率管理单元及其操作方法。
技术介绍
1、使用具有有限存储能量的电池或其他dc电源的包括无线物联网(iot)应用、可植入医疗设备和可穿戴设备(诸如智能手表、智能眼镜和活动跟踪器)的小型化便携式电子设备的发展产生了延长这些设备的电源的再充电和/或更换周期之间的时间的挑战。
2、延长这些设备的再充电和/或更换周期的一种方法是引入“待机或睡眠”或“深度睡眠”，其中，这些设备中的计算机或控制器切断对不需要的子系统(包括传感器和收发器)的供电，并将设备置于最小功率状态。
3、尽管该方法在延长再充电与更换之间的时间方面提供了显著的改进，但是由于许多原因，该方法并未完全令人满意。虽然这些模式与“活动”模式相反，并且通常看不到显著的活动，但许多子系统仍然“在活动”并从内部电压轨中汲取电流以为各种内部功能提供电力。其中最主要的是设备的功率管理单元(pmu)内的dc-dc转换器，其通常用于调节电压轨。即使在“睡眠”或“深度睡眠”模式下，这些内部功能也消耗非常低的电流。然而，经调节的电压轨需要在包括“活动”、“睡眠”和“深度睡眠”模式的所有操作模式下保持预定义的精度水平，以为唤醒电路和相关联的传感器供电。因此，为了调节这些内部轨或外部轨，常规dc-dc转换器通常包括电压调节器，该电压调节器包括“始终导通”(aon)参考、比较器、放大器、缓冲器和驱动器的某种组合，并且因此从电池或其他dc电源中汲取连续或“dc”或静态泄漏电流。
技术实现思路
1、提供了在功率管理单元(pmu)处于窗口模式时减小dc-dc转换器中的静态静止电流的用于在pmu中使用的dc-dc转换器及其操作方法。方法开始于将来自vref_low发生器的低参考电压(vref_low)存储至耦接至低侧比较器的输入的本地电容充电的开关参考(sr)。在窗口模式的“惰行时段”期间，第一开关断开，将sr与vref_low发生器隔离，并且dc-dc转换器中除低侧比较器之外的包括vref_low发生器的所有电路和器件的操作暂停。低侧比较器继续操作，将在sr上存储的vref_low与反馈电压(vfb)进行比较，反馈电压(vfb)从耦接至dc-dc转换器的输出的调节轨上的参考电压(vref)耦接至第二输入，通过将sr与vfb进行比较，在调节轨通过耦接至其的负载进行放电时感测调节轨上的vref的变化。当vref减小至存储在sr上的vref_low时，从低侧比较器向窗口逻辑电路输出低电压信号(vl)。在窗口逻辑电路中生成的突发使能(en_burst)信号耦接至dc-dc转换器中的电路和器件中的至少一些电路和器件(包括vref_low发生器)，用信号通知这些电路和器件恢复操作并且用信号通知第一开关闭合，从而将sr再充电至vref_low。在突发时段期间，对电感器和输出电容器进行充电(调节轨通过该电感器和输出电容器耦接至dc-dc转换器的输出)，以将调节轨上的vref从vref_low升高至高参考电压(vref_high)。通常，升高调节轨上的vref包括：在窗口逻辑电路中生成占空比(duty_cycle)信号，将en_burst信号和duty_cycle信号耦接至驱动器逻辑电路，以及操作驱动器逻辑电路交替地驱动第一晶体管和第二晶体管，以对电感器和输出电容器进行充电，从而将vref从vref_low升高至vref_high，其中dc-dc转换器的输出通过第一晶体管耦接至正电压(vdd)，该输出通过第二晶体管耦接至负电压(vss)。
2、dc-dc转换器还包括高侧比较器，该高侧比较器具有被耦接以从调节轨接收的vfb的第一输入、耦接至vref_high发生器的第二输入以及耦接至窗口逻辑电路的输出。在突发时段中，高侧比较器被用于将vfb与vref_high进行比较，并且当vfb等于或大于vref_high时，高侧比较器向窗口逻辑电路输出高电压信号(vh)以终止en_burst信号，暂停dc-dc转换器中除低侧比较器之外的所有电路和器件的操作，并断开第一开关以将sr与vref_low发生器隔离，从而使dc-dc发生器返回至窗口模式下的惰行时段。
3、该方法可以扩展至来自主参考发生器的电容充电的开关参考。在惰行时段中暂停主参考发生器的操作，从而提高了pmu系统在窗口模式下的效率。在一个实施方式中，pmu还包括：主参考发生器，其通过第二开关(s0)耦接至pmu中的本地电容充电的带隙参考(bg)，该本地电容充电的带隙参考(bg)耦接至dc-dc转换器中的vref_low发生器。主参考发生器和第二开关(s0)两者都可操作成接收窗口模式使能(en_window)信号和突发使能(en_burst)信号。在活动模式下，主参考发生器正在操作并且第二开关(s0)闭合，从而将主参考电压(vref_bg)存储在bg上。在窗口模式下的惰行时段期间，主参考发生器的操作暂停并且第二开关(s0)断开。在突发时段期间，主参考发生器的操作恢复，并且第二开关(s0)闭合，从而将vref_bg存储在bg上，然后将vref_bg耦接至dc-dc转换器中的vref_low发生器。
4、将理解，在窗口模式下的惰行时段期间，向低侧比较器提供本地电容充电的开关参考(sr)以及暂停dc-dc转换器中的所有其他电路和器件的操作提供了在窗口模式下的操作中的高效操作。还将理解，可以在窗口模式下通过如下方式进一步提高包括这样的dc-dc转换器的pmu的效率：暂停耦接至dc-dc转换器的主参考发生器的操作，以及将pmu中的将主参考发生器耦接至dc-dc转换器的电容充电的带隙参考(bg)与主参考发生器隔离。
5、下面参照附图来详细地描述本专利技术的实施方式的其他特征和优点以及本专利技术的各种实施方式的结构和操作。注意，本专利技术不限于本文中描述的特定实施方式。本文中提出这样的实施方式仅出于说明性目的。基于本文中所包含的教导，附加实施方式对相关领域技术人员而言将是明显的。
本文档来自技高网...【技术保护点】
1.一种在窗口模式下操作DC-DC转换器的方法，所述方法包括：
2.根据权利要求1所述的方法，还包括：当Vref已经减小至在所述SR上存储的所述Vref_low时，将低电压信号(VL)从所述低侧比较器的输出耦接至窗口逻辑电路，在所述窗口逻辑电路中生成至所述DC-DC转换器中的所述电路和器件中的包括所述Vref_low发生器的至少一些电路和器件的突发使能(en_burst)信号，并且在突发时段中恢复所述电路和器件中的所有电路和器件的操作，以及对电感器和输出电容器进行充电，所述调节轨通过所述电感器和输出电容器耦接至所述DC-DC转换器的输出，以将所述调节轨上的所述Vref从Vref_low升高至高参考电压(Vref_high)。
3.根据权利要求2所述的方法，还包括：响应于耦接至所述Vref_low发生器的en_burst信号而闭合所述Vref_low发生器通过其耦接至所述SR的所述开关，以及将所述SR再充电至Vref_low。
4.根据权利要求3所述的方法，其中，在所述突发时段期间操作所述DC-DC转换器还包括：操作所述窗口逻辑电路以生成占空比(
5.根据权利要求3所述的方法，其中，所述DC-DC转换器中的所述电路和器件包括高侧比较器，所述高侧比较器包括被耦接以从所述调节轨接收Vfb的第一输入、耦接至Vref_high发生器的第二输入、以及耦接至所述窗口逻辑电路的高侧比较器输出，并且其中，在所述突发时段中操作所述DC-DC转换器还包括：将所述Vfb与所述Vref_high进行比较，并且当所述Vfb等于或大于所述Vref_high时，向所述窗口逻辑电路输出高电压信号(VH)以终止所述en_burst信号，暂停所述DC-DC转换器中除所述低侧比较器之外的所有电路和器件的操作，断开所述Vref_low发生器通过其耦接至所述SR的开关，并返回至所述惰行时段。
6.根据权利要求3所述的方法，其中，在窗口模式下操作所述DC-DC转换器还包括接收SR使能(en_SR)信号，并且其中，所述en_SR信号、所述en_window信号和所述en_burst信号通过第一组合逻辑元件耦接至所述开关，所述第一组合逻辑元件能够操作成当仅存在所述en_SR信号和所述en_window信号时断开所述开关，并且当所述en_SR信号、所述en_window信号和所述en_burst信号都存在时闭合所述开关。
7.根据权利要求6所述的方法，其中，所述en_SR信号、所述en_window信号和所述en_burst信号通过第二组合逻辑元件耦接至所述Vref_low发生器，所述第二组合逻辑元件能够操作成当仅存在所述en_SR信号和所述en_window信号时暂停所述Vref_low发生器的操作，并且当所述en_SR信号、所述en_window信号和所述en_burst信号都存在时恢复所述Vref_low发生器的操作。
8.一种在窗口模式下操作功率管理单元(PMU)的方法，所述方法包括：
9.根据权利要求8所述的方法，还包括：当Vref已经减小至在所述SR上存储的所述Vref_low时，将低电压信号(VL)从所述低侧比较器的输出耦接至窗口逻辑电路，在所述窗口逻辑电路中向所述DC-DC转换器中的所述电路和器件中的包括所述Vref_low发生器的至少一些电路和器件生成突发使能(en_burst)信号，并且在突发时段中恢复所述主参考发生器和所述电路和器件中的所有电路和器件的操作，以及对电感器和输出电容器进行充电，所述调节轨通过所述电感器和输出电容器耦接至所述DC-DC转换器的输出，以将所述调节轨上的所述Vref从Vref_low升高至高参考电压(Vref_high)。
10.根据权利要求9所述的方法，还包括：响应于所述en_burst信号而闭合开关S0和S1，将所述BG再充电至主参考电压(Vref_bg)并将所述SR再充电至Vref_low。
11.根据权利要求10所述的方法，其中，在所述突发时段期间操作所述DC-DC转换器还包括：操作所述窗口逻辑电路生成占空比信号(duty_cycle)，将所述en_burst信号和duty_cycle信号耦接至驱动器逻辑电路，以及操作所述驱动...
【技术特征摘要】
1.一种在窗口模式下操作dc-dc转换器的方法，所述方法包括：
2.根据权利要求1所述的方法，还包括：当vref已经减小至在所述sr上存储的所述vref_low时，将低电压信号(vl)从所述低侧比较器的输出耦接至窗口逻辑电路，在所述窗口逻辑电路中生成至所述dc-dc转换器中的所述电路和器件中的包括所述vref_low发生器的至少一些电路和器件的突发使能(en_burst)信号，并且在突发时段中恢复所述电路和器件中的所有电路和器件的操作，以及对电感器和输出电容器进行充电，所述调节轨通过所述电感器和输出电容器耦接至所述dc-dc转换器的输出，以将所述调节轨上的所述vref从vref_low升高至高参考电压(vref_high)。
3.根据权利要求2所述的方法，还包括：响应于耦接至所述vref_low发生器的en_burst信号而闭合所述vref_low发生器通过其耦接至所述sr的所述开关，以及将所述sr再充电至vref_low。
4.根据权利要求3所述的方法，其中，在所述突发时段期间操作所述dc-dc转换器还包括：操作所述窗口逻辑电路以生成占空比(duty_cycle)信号，将所述en_burst信号和duty_cycle信号耦接至驱动器逻辑电路，以及操作所述驱动器逻辑电路交替地驱动第一晶体管和第二晶体管，以对所述电感器和输出电容器进行充电，从而将所述vref从vref_low升高至vref_high，其中所述dc-dc转换器的输出通过所述第一晶体管耦接至正电压(vdd)，所述输出通过所述第二晶体管耦接至负电压(vss)。
5.根据权利要求3所述的方法，其中，所述dc-dc转换器中的所述电路和器件包括高侧比较器，所述高侧比较器包括被耦接以从所述调节轨接收vfb的第一输入、耦接至vref_high发生器的第二输入、以及耦接至所述窗口逻辑电路的高侧比较器输出，并且其中，在所述突发时段中操作所述dc-dc转换器还包括：将所述vfb与所述vref_high进行比较，并且当所述vfb等于或大于所述vref_high时，向所述窗口逻辑电路输出高电压信号(vh)以终止所述en_burst信号，暂停所述dc-dc转换器中除所述低侧比较器之外的所有电路和器件的操作，断开所述vref_low发生器通过其耦接至所述sr的开关，并返回至所述惰行时段。
6.根据权利要求3所述的方法，其中，在窗口模式下操作所述dc-dc转换器还包括接收sr使能(en_sr)信号，并且其中，所述en_sr信号、所述en_window信号和所述en_burst信号通过第一组合逻辑元件耦接至所述开关，所述第一组合逻辑元件能够操作成当仅存在所述en_sr信号和所述en_window信号时断开所述开关，并且当所述en_sr信号、所述en_window信号和所述en_burst信号都存在时闭合所述开关。
7.根据权利要求6所述的方法，其中，所述en_sr信号、所述en_window信号和所述en_burst信号通过第二组合逻辑元件耦接至所述vref_low发生器，所述第二组合逻辑元件能够操作成当仅存在所述en_sr信号和所述en_window信号时暂停所述vref_low发生器的操作，并且当所述en_sr信号、所述en_window信号和所述en_burst信号都存在时恢复所述vref_low发生器的操作。
8.一种在窗口模式下操作功率管理单元(pmu)的方法，所述方法包括：
9.根据权利要求8所述的方法，还包括：当vref已经减小至在所述sr上存储的所述vref_low时，将低电压信号(vl)从所述低侧比较器的输出耦接至窗口逻辑电路，在所述窗口逻辑电路中向所述dc-dc转换器中的所述电路和器件中的包括所述vref_low发生器的至少一些电路和器件生成突发使能(en_burst)信号，并且在突发时段中恢复所述主参考发生器和所述电路和器件中的所有电路和器件的操作，以及对电感器和输出电容器进行充电，所述调节轨通过所述电感器和输出电容器耦接至所述dc-dc转换器的输出，以将所述调节轨上的所述vref从vref_low升高至高参考电压(vref_high)。
10.根据权利要求9所述的方法，还包括：响应于所述en_burst信号而闭合开关s0和s1，将所述bg再充电至主参考电压(vref_bg)并将所述sr再充电至vref_low。
11.根据权利要求10所述的方法，其中，在所述突发时段期间操作所述dc-dc转换器还包括：操作所述窗口逻辑电路生成占空比信号(duty_cycle)，将所述en_burst信号和duty_cycle信号耦接至驱动器逻辑电路，以及操作所述驱动器逻辑电路交替地驱动第一晶体管和第二晶体管，以对所述电感器和输出电容器进行充电，从而将所述vref从vref_low升高至vref_high，其中所述dc-dc转换器的输出通过所述第一晶体管耦接至正电压(vdd)，所述输出通过所述第二晶体管耦接至负电压(vss)。
12.根据权利要求10所述的方法，其中，所述dc-dc转换器中的所述电路和器件包括高侧比较器，所述高侧比较器包括被耦接以从所述调节轨接收vfb的第一输入、耦接至vref_high发生器的第二输入、以及耦接至所述窗口逻辑电路的高侧比较器输出，并且其中，在所述突发时段中操作所述dc-dc转换器还包括：将所述vfb与所述vref_high进行比较，并且当所述vfb等于或大于所述vref_high时，向所述窗口逻辑电路输出高电压信号(vh)以终止所述en_burst信号，暂停所述dc-dc转换器中除所述低侧比较器之外的所有电路和器件的操作，断开开关s0和s1，并返回至所述惰行时段。
13.根据权利要求12所述的方法，其中，在窗口模式下操作所述dc-dc转换器还包括：接收sr使能(en_sr)信号，并且其中，所述en_sr信号、所述en_window信号和所述en_burst信号通过第一组合逻辑元件耦接至s0并且通过第二组合逻辑元件耦接至s1...
【专利技术属性】
技术研发人员：拉迪卡·文卡塔苏布拉马尼安，斯蒂芬·道，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。