【技术实现步骤摘要】
本专利技术涉及芯片测试，特别是一种芯片ft测试中的开尔文测试方法。
技术介绍
1、许多芯片对检测外部电流都会设计两个采样pin，一个是采样正端csp，一个是采样负端csn，对于有些芯片，在封装的时候，为了节省pin数资源，会将csn和gnd的bonding线bonding在一起，在这种情况下，ft测试中会发现对于csp/csn相关的校准如检测op失调校准或者过流检测ocp校准等会校偏，原因在于测试socket座子对应gnd(csn)的pin在测试过程中会随着接触好坏呈现成相对应大小的接触阻抗，从而会对相关校准造成影响。如图1，对于检测op失调校准来讲，需要s1开关闭合，将csp与csn短在一起，调整校准寄存器，从而调整op失调，对于ic来讲，当5v给电源pin供电时，芯片会有一个几百ua到几ma的工作电流，这个电流会通过芯片的gnd最终流向整个系统的gnd,，那么这个电流i1经过gnd pin上的接触阻抗r2就会造成一定的压降，从而导致芯片内部看到的v1和v2的压差不是外部短接时v3和v4的压差，有一定差别，从而导致检测op失调校准校偏。同理，对于过流检测ocp校准来讲，这个校准需要系统拉载一定电流，通过调整校准寄存器，从而调整芯片触发过流检测，那么假如要校准360ma下的过流检测，当系统拉载电路拉载了恒流360ma,外部运放监测以确保拉的电流的准确性，跟上面同理，当芯片的工作电流i1经过gnd pin上的接触阻抗r2就会产生一定的压降，从而导致芯片内部看到的v1和v2的压差不是外部采样电阻两端v3和v4的压差，也就是芯片内部运
技术实现思路
1、本专利技术的目的在于至少解决现有技术中存在的技术问题之一，提供一种补偿掉接触阻抗对校准的影响的芯片ft测试中的开尔文测试方法。
2、根据本专利技术第一方面实施例的芯片ft测试中的开尔文测试方法，用于检测op失调校准，应用于ft测试电路，所述ft测试电路包括系统拉载电路、电阻r1、模拟接触阻抗r2、模拟接触阻抗r3、采样电阻r4、开关s1和外部运放u1，采样电阻r4的正端经串接电阻r1与芯片的csp端电连接，采样电阻r4的负端与模拟接触阻抗r2的一端分别接系统gnd，模拟接触阻抗r2的另一端与芯片的gnd_k(csn)端电连接，开关s1与采样电阻r4并联，采样电阻r4的正端还分别与外部运放u1的正向输入端、所述系统拉载电路电连接，模拟接触阻抗r3的一端与芯片的gnd_p(csn)端电连接，模拟接触阻抗r3的另一端与外部运放u1的反向输入端电连接，该方法包括如下步骤：
3、步骤1，芯片未上电，闭合开关s1以短接芯片的csp端和gnd_k(csn)端，测量外部运放u1两端的电压差值为v0；
4、步骤2，芯片上电，闭合开关s1以短接芯片的csp端和gnd_k(csn)端，此时芯片有工作电流i1流经模拟接触阻抗r2，测量外部运放u1两端的电压差值为v0’；
5、步骤3，实时监测外部运放u1两端的电压差，通过所述系统拉载电路拉载恒流i2来进行补偿，使得外部运放u1两端的电压差值v0’与v0一致。
6、根据本专利技术第二方面实施例的芯片ft测试中的开尔文测试方法，用于过流检测ocp校准，应用于ft测试电路，所述ft测试电路包括系统拉载电路、电阻r1、模拟接触阻抗r2、模拟接触阻抗r3、采样电阻r4、外部运放u1，采样电阻r4的正端经串接电阻r1与芯片的csp端电连接，采样电阻r4的负端与模拟接触阻抗r2的一端分别接系统gnd，模拟接触阻抗r2的另一端与芯片的gnd_k(csn)端电连接，采样电阻r4的正端还分别与外部运放u1的正向输入端、所述系统拉载电路电连接，模拟接触阻抗r3的一端与芯片的gnd_p(csn)端电连接，模拟接触阻抗r3的另一端与外部运放u1的反向输入端电连接，该方法包括如下步骤：
7、步骤s1，芯片未上电，通过所述系统拉载电路拉载恒流i2，测量外部运放u1两端的电压差值为va；
8、步骤s2，芯片上电，此时芯片有工作电流i1流经模拟接触阻抗r2，通过系统拉载电路继续拉载恒流i2，测量外部运放u1两端的电压差值为va’；
9、步骤s3，实时监测外部运放u1两端的电压差，调整所述系统拉载电路拉载的恒流i2的大小，使得外部运放u1两端的电压差值va’与va一致。
10、根据本专利技术实施例的芯片ft测试中的开尔文测试方法，至少具有如下有益效果：由于gnd_p(csn)端接的是外部运放u1和芯片内部运放的输入端，是高阻状态的，如果芯片有工作电流i1，这个工作电流i1是从gnd_k(csn)端经接触阻抗r2向系统gnd流去，不会从接触阻抗r3上流过，因此，接触阻抗r3对外部运放u1两端的电压差和芯片内部运放两端的电压差的影响是可以忽略不计的。如果芯片未上电，是没有工作电流i 1的，那么芯片csp端和gnd_k(csn)端短接或拉载目标校准电流时，没有工作电流i1流经针gnd_k(csn)的模拟接触阻抗r2，相当于可以忽略掉此时接触阻抗的影响，外部运放u1两端的电压差v0/va就是理想的无阻抗时csp和gnd(csn)之间的压差，因此将v0/va用于后续补偿的依据。然后芯片上电，实时监测外部运放u1两端的电压差，通过系统拉载电路拉载相应的恒流以将外部运放u1两端电压差值补偿到v0/va，从而使得补偿后的运放u1两端的电压差能够反映芯片内部运放的真实电压。该方法电路结构简单，需要的成本低，便于实现。
11、本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
本文档来自技高网...【技术保护点】
1.一种芯片FT测试中的开尔文测试方法，用于检测OP失调校准，应用于FT测试电路，其特征在于，所述FT测试电路包括系统拉载电路、电阻R1、模拟接触阻抗R2、模拟接触阻抗R3、采样电阻R4、开关S1和外部运放U1，采样电阻R4的正端经串接电阻R1与芯片的CSP端电连接，采样电阻R4的负端与模拟接触阻抗R2的一端分别接系统GND，模拟接触阻抗R2的另一端与芯片的GND_K(CSN)端电连接，开关S1与采样电阻R4并联，采样电阻R4的正端还分别与外部运放U1的正向输入端、所述系统拉载电路电连接，模拟接触阻抗R3的一端与芯片的GND_P(CSN)端电连接，模拟接触阻抗R3的另一端与外部运放U1的反向输入端电连接，该方法包括如下步骤：
2.一种芯片FT测试中的开尔文测试方法，用于过流检测OCP校准，应用于FT测试电路，其特征在于，所述FT测试电路包括系统拉载电路、电阻R1、模拟接触阻抗R2、模拟接触阻抗R3、采样电阻R4、外部运放U1，采样电阻R4的正端经串接电阻R1与芯片的CSP端电连接，采样电阻R4的负端与模拟接触阻抗R2的一端分别接系统GND，模拟接触阻抗R2的另一端与芯
...【技术特征摘要】
1.一种芯片ft测试中的开尔文测试方法，用于检测op失调校准，应用于ft测试电路，其特征在于，所述ft测试电路包括系统拉载电路、电阻r1、模拟接触阻抗r2、模拟接触阻抗r3、采样电阻r4、开关s1和外部运放u1，采样电阻r4的正端经串接电阻r1与芯片的csp端电连接，采样电阻r4的负端与模拟接触阻抗r2的一端分别接系统gnd，模拟接触阻抗r2的另一端与芯片的gnd_k(csn)端电连接，开关s1与采样电阻r4并联，采样电阻r4的正端还分别与外部运放u1的正向输入端、所述系统拉载电路电连接，模拟接触阻抗r3的一端与芯片的gnd_p(csn)端电连接，模拟接触阻抗r3的另一端与外部运放u1的反向输入端电连接，该方法包括...
【专利技术属性】
技术研发人员：陈树泳，刘长建，张豪深，陈昱成，
申请(专利权)人：深圳英集芯科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。