静电保护器件制造技术

技术编号:44053673 阅读:18 留言:0更新日期:2025-01-17 15:57
公开了一种静电保护器件,该静电保护器件包括:衬底;P型阱区和N型阱区,位于衬底中;第一N+掺杂区和第一P+掺杂区,位于P型阱区中;第二N+掺杂区和第二P+掺杂区,位于N型阱区中;第三N+掺杂区第三掺杂区,位于N型阱区和P型阱区之间;以及阻挡部,位于P型阱区和/或N型阱区中,阻挡部位于每相邻两个掺杂区之间形成的多个空隙中的至少一个空隙中。该静电保护器件通过设置阻挡部来改变半导体内部的电流流动路径,以减小寄生三极管的基区宽度从而减小器件的触发电压,增加阱区内的体电阻以提升器件的维持电压,提升器件的静电保护效果。

【技术实现步骤摘要】

本技术涉及半导体,具体地,涉及一种静电保护器件


技术介绍

1、esd(electro-static discharge,静电放电)是一种自然现象,伴随着产品的整个周期,不易被人体感知,却会对半导体器件和集成电路造成严重威胁。在芯片的制造、封装、测试和应用阶段,其外部环境和内部结构都会积累一定的电荷,会随时受到静电的威胁。因此,在芯片设计中需要在各个引脚放置esd防护器件。经常会使用scr(silicon controlledrectifier,可控硅)结构作为esd防护器件。但是esd防护器件在大电流、大电压、强电磁干扰环境下,会出现触发电压高、维持电压低等问题。

2、图1示出现有技术的可控硅结构的静电保护器件的截面示意图。如图1所示,scr结构的静电保护器件包括p型衬底101、位于衬底101中的相邻接的n型阱区103和p型阱区102,在n型阱区103中形成有p+掺杂区114和n+掺杂区113,在p型阱区102中形成有p+掺杂区112和n+掺杂区111,在p型阱区102和n型阱区103之间形成有n+掺杂区121。在衬底101表面形成有介质层104,介质层104内部形成有导电柱131、132、133和134,介质层104上形成有第一电极105和第二电极106。第一电极105通过导电柱131和导电柱132分别连接至n+掺杂区111和p+掺杂区112,第二电极106通过导电柱133和导电柱134分别连接至n+掺杂区113和p+掺杂区114。钝化层107覆盖介质层104、部分第一电极105和第二电极106的表面。第一电极105例如为阴极,第二电极106例如为阳极。当阳极出现正向脉冲时,电流先经过n+掺杂区113、n型阱区103、n+掺杂区121、p型阱区102以及p+掺杂区112构成的稳压二极管,当达到稳压二极管的雪崩击穿电压后,稳压二极管雪崩击穿,电流通过p型阱区102以及p+掺杂区112流入阴极,随着雪崩电流的增加,电流流过n型阱区103和p型阱区102,并在二者的体电阻上产生电压降,当任一体电阻上的压降达到0.7v时,scr结构中的一个三极管(npn或pnp)导通,esd脉冲增大时将更容易使另外一个三极管导通。当两个三极管都导通后,形成正反馈,整个scr结构导通,形成低阻通路泄放静电电流,工作在低阻状态下,维持电压较小,容易发生闩锁效应,且触发电压较高,较难开启泄放电路。因此,目前的scr结构的静电保护器件的静电保护能力较差。


技术实现思路

1、鉴于上述问题,本技术的目的在于提供一种静电保护器件,以降低触发电压并提高维持电压。

2、根据本技术的一方面,提供一种静电保护器件,包括:衬底;p型阱区和n型阱区,位于所述衬底中;第一n+掺杂区和第一p+掺杂区,位于所述p型阱区中;第二n+掺杂区和第二p+掺杂区,位于所述n型阱区中;第三掺杂区,位于所述n型阱区和所述p型阱区之间;以及阻挡部,位于所述p型阱区和/或所述n型阱区中,其中,所述阻挡部位于每相邻两个掺杂区之间形成的多个空隙中的至少一个空隙中。

3、可选地,每个空隙中的所述阻挡部至少为一个。

4、可选地,所述阻挡部在所述p型阱区和/或所述n型阱区内的延伸深度大于所有p+掺杂区和所有n+掺杂区。

5、可选地,所述第一n+掺杂区与所述第一p+掺杂区相互接触或相互分隔;所述第二n+掺杂区与所述第二p+掺杂区相互接触或相互分隔。

6、可选地,所述p型阱区和所述n型阱区相互接触或相互分隔,所述p型阱区和所述n型阱区相互接触时,所述第三掺杂区横跨所述p型阱区和所述n型阱区;所述p型阱区和所述n型阱区相互分隔时,所述第三掺杂区横跨所述p型阱区、所述衬底和所述n型阱区。

7、可选地,所述阻挡部为掺杂区,位于同一阱区中的所述阻挡部的掺杂类型相同,且与所在阱区的掺杂类型相反。

8、可选地,所述阻挡部为绝缘结构,所述绝缘结构包括隔离槽和位于所述隔离槽中的绝缘层。

9、可选地,所述静电保护器件为可控硅整流器。

10、可选地,所述第三掺杂区为n+型掺杂区或p+型掺杂区。

11、可选地,所述第二n+掺杂区、所述n型阱区、所述第三掺杂区、所述p型阱区和所述第一p+掺杂区构成稳压二极管;所述第二p+掺杂区、所述n型阱区、所述第三掺杂区、所述p型阱区和所述第一p+掺杂区构成pnp三极管;所述第二n+掺杂区、所述n型阱区、所述第三掺杂区与、所述p型阱区和所述第一n+掺杂区构成npn三极管。

12、可选地,所述p型阱区与所述n型阱区形成寄生二极管,或,所述衬底与所述n型阱区形成寄生二极管;所述p型阱区中形成有第一体电阻,所述n型阱区中形成有第二体电阻。

13、可选地,所述pnp三极管和所述第一体电阻串联在阳极和阴极之间,所述第二体电阻和所述npn三极管串联在阳极和阴极之间;所述pnp三极管和所述第一体电阻的公共节点为第一节点,所述第二体电阻和所述npn三极管的公共节点为第二节点;所述pnp三极管的发射极、基极和集电极分别连接阳极、所述第二节点和所述第一节点;所述npn三极管的发射极、基极和集电极分别连接阴极、所述第一节点和所述第二节点;所述寄生二极管的正极和负极分别连接阴极和所述第二节点;所述稳压二极管的正极和负极分别连接阴极和所述第二节点。

14、可选地,所述静电保护器件还包括:介质层,位于所述衬底上,且覆盖所述衬底、所述p型阱区、所述n型阱区、所述第一n+掺杂区、所述第一p+掺杂区、所述第二n+掺杂区、所述第二p+掺杂区和所述第三掺杂区的表面;多个导电柱,贯穿所述介质层,且分别与所述第一n+掺杂区、所述第一p+掺杂区、所述第二n+掺杂区和所述第二p+掺杂区相接触;第一电极和第二电极,位于所述介质层上,所述第一电极通过所述导电柱与所述第一n+掺杂区和所述第一p+掺杂区电连接,所述第二电极通过所述导电柱与所述第二n+掺杂区和所述第二p+掺杂区电连接;以及钝化层,覆盖所述介质层、所述第一电极和所述第二电极,所述钝化层中具有暴露出所述第一电极和所述第二电极的部分表面的开口。

15、本技术提供的静电保护器件,在p型阱区和/或n型阱区内设置了阻挡部,且阻挡部位于每相邻两个掺杂区之间形成的多个空隙中的至少一个空隙中,改变器件内的电流流动路径,使电流仅能从阻挡部的底部通过,以减小npn三极管和/或pnp三极管的基区宽度,提升三极管的电流放大系数从而降低器件的触发电压;加长了电流流动路径,增大p型阱区和/或n型阱区的体电阻以提升器件的维持电压。从而在其中一个三极管导通时可以更快导通另一个三极管,增强静电泄放能力,提升了器件的维持电压和静电保护能力。同时还可以不改变器件的面积和封装尺寸,降低成本。

16、进一步地,阻挡部可以是与所在阱区掺杂类型相反的掺杂区,也可以是隔离槽和绝缘层构成的绝缘结构,为阻挡部的形成提供了多种实现方式,拓宽了静电保护器件的应用场景。

本文档来自技高网...

【技术保护点】

1.一种静电保护器件,其特征在于,包括:

2.根据权利要求1所述的静电保护器件,其特征在于,每个空隙中的所述阻挡部至少为一个。

3.根据权利要求1所述的静电保护器件,其特征在于,所述阻挡部在所述P型阱区和/或所述N型阱区内的延伸深度大于所有P+掺杂区和所有N+掺杂区。

4.根据权利要求1所述的静电保护器件,其特征在于,所述第一N+掺杂区与所述第一P+掺杂区相互接触或相互分隔;所述第二N+掺杂区与所述第二P+掺杂区相互接触或相互分隔。

5.根据权利要求1所述的静电保护器件,其特征在于,所述P型阱区和所述N型阱区相互接触或相互分隔,

6.根据权利要求1所述的静电保护器件,其特征在于,所述阻挡部为掺杂区,位于同一阱区中的所述阻挡部的掺杂类型相同,且与所在阱区的掺杂类型相反。

7.根据权利要求1所述的静电保护器件,其特征在于,所述阻挡部为绝缘结构,所述绝缘结构包括隔离槽和位于所述隔离槽中的绝缘层。

8.根据权利要求1所述的静电保护器件,其特征在于,所述静电保护器件为可控硅整流器。

9.根据权利要求1所述的静电保护器件,其特征在于,所述第三掺杂区为N+型掺杂区或P+型掺杂区。

10.根据权利要求1所述的静电保护器件,其特征在于,所述第二N+掺杂区、所述N型阱区、所述第三掺杂区、所述P型阱区和所述第一P+掺杂区构成稳压二极管;所述第二P+掺杂区、所述N型阱区、所述第三掺杂区、所述P型阱区和所述第一P+掺杂区构成PNP三极管;所述第二N+掺杂区、所述N型阱区、所述第三掺杂区与、所述P型阱区和所述第一N+掺杂区构成NPN三极管。

11.根据权利要求10所述的静电保护器件,其特征在于,所述P型阱区与所述N型阱区形成寄生二极管,或,所述衬底与所述N型阱区形成寄生二极管;所述P型阱区中形成有第一体电阻,所述N型阱区中形成有第二体电阻。

12.根据权利要求11所述的静电保护器件,其特征在于,所述PNP三极管和所述第一体电阻串联在阳极和阴极之间,所述第二体电阻和所述NPN三极管串联在阳极和阴极之间;所述PNP三极管和所述第一体电阻的公共节点为第一节点,所述第二体电阻和所述NPN三极管的公共节点为第二节点;所述PNP三极管的发射极、基极和集电极分别连接阳极、所述第二节点和所述第一节点;所述NPN三极管的发射极、基极和集电极分别连接阴极、所述第一节点和所述第二节点;所述寄生二极管的正极和负极分别连接阴极和所述第二节点;所述稳压二极管的正极和负极分别连接阴极和所述第二节点。

13.根据权利要求1所述的静电保护器件,其特征在于,还包括:

...

【技术特征摘要】

1.一种静电保护器件,其特征在于,包括:

2.根据权利要求1所述的静电保护器件,其特征在于,每个空隙中的所述阻挡部至少为一个。

3.根据权利要求1所述的静电保护器件,其特征在于,所述阻挡部在所述p型阱区和/或所述n型阱区内的延伸深度大于所有p+掺杂区和所有n+掺杂区。

4.根据权利要求1所述的静电保护器件,其特征在于,所述第一n+掺杂区与所述第一p+掺杂区相互接触或相互分隔;所述第二n+掺杂区与所述第二p+掺杂区相互接触或相互分隔。

5.根据权利要求1所述的静电保护器件,其特征在于,所述p型阱区和所述n型阱区相互接触或相互分隔,

6.根据权利要求1所述的静电保护器件,其特征在于,所述阻挡部为掺杂区,位于同一阱区中的所述阻挡部的掺杂类型相同,且与所在阱区的掺杂类型相反。

7.根据权利要求1所述的静电保护器件,其特征在于,所述阻挡部为绝缘结构,所述绝缘结构包括隔离槽和位于所述隔离槽中的绝缘层。

8.根据权利要求1所述的静电保护器件,其特征在于,所述静电保护器件为可控硅整流器。

9.根据权利要求1所述的静电保护器件,其特征在于,所述第三掺杂区为n+型掺杂区或p+型掺杂区。

10.根据权利要求1所述的静电保护器件,其特征在于,...

【专利技术属性】
技术研发人员:喻洋卞飞翔刘宪成
申请(专利权)人:杭州士兰集昕微电子有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1