【技术实现步骤摘要】
本申请涉及存储，特别是涉及一种同步电路和芯片。
技术介绍
1、随着存储技术的不断进步，对数据访问速度的要求日益提升。相关技术中的同步电路，将全部数据存放在存储器单元内，短时间内访问端可能只需要经常访问其中的一小部分，此时就将这一小部分数据存放于距离访问源较短的缓存单元中，以加快访问端对数据的访问，但为保证数据一致性，需要设置同步控制器每隔一段时间就将最新值刷新回存储器单元一次。
2、同步电路中的写控制器可选择写缓存单元或写存储器单元。同步电路中读控制器通过查询位图，得到对应缓存单元是否有效，如果有效则读缓存单元，如果无效则读存储器单元，并在读存储器单元的结果返回时，将结果写入到缓存单元，将位图对应位置置为有效。同步电路中的同步控制器根据位图对应位置是否有效来控制其中的计数器计数，计数值达到预设时间门限后读取缓存单元，并清除计数值以及将位图对应位置置为无效，并将结果写入到存储器单元。写控制器写存储器单元时将位图对应位置置为无效。
3、基于上述可知，相关技术中的同步电路通过计数器计时来控制数据写入缓存单元还是存储器单元，当位图有效时，计数器始终在翻转，动态功耗非常高。并且，如果计数器的预设门限设置的较小，会发生数据在下一次使用前，已经将数据更新到存储器单元，存储器单元中的内容为最新，如果要获取最新值，需要再次读取存储器单元，这样浪费了访问带宽，而且访问效率不高。
技术实现思路
1、基于此，有必要提供一种同步电路和芯片，降低了动态功耗，提高了带宽利用率和数据访问效
2、第一方面，本申请实施例提供了一种同步电路，包括：
3、缓存模块，用于存储数据；
4、存储模块，用于存储数据；
5、写控制模块，用于根据接收的写命令确定写地址信息，在所述写地址信息为所述缓存模块中的地址的情况下生成触发信号；
6、同步控制模块，用于根据所述触发信号和所述写地址信息确定当前计数值，并在所述当前计数值小于次数门限值的情况下将所述当前计数值加一得到处理后的计数值并生成第一同步使能信号，以及在所述当前计数值等于所述次数门限值的情况下复位所述当前计数值得到处理后的计数值并生成第二同步使能信号；
7、所述写控制模块还用于根据所述第一同步使能信号和所述写地址信息将所述写命令对应的写数据写入所述缓存模块对应的地址和/或根据所述第二同步使能信号和所述写地址信息将所述写命令对应的写数据写入所述存储模块。
8、在其中一个实施例中，所述同步控制模块包括：
9、存储单元，用于存储所述缓存模块对应地址处的缓存数据的当前计数值，并根据所述触发信号输出所述当前计数值；
10、比较器，用于确定当前计数值是否小于次数门限值，若小于则生成第一同步使能信号，否则生成第二同步使能信号，并复位所述存储单元中的所述当前计数值；
11、加法器，用于对所述当前计数值进行加一处理获得处理后的计数值；
12、多选器，用于将加一处理后的计数值写入所述存储单元的对应地址处，或将复位处理后的计数值写入所述存储单元的对应地址处。
13、在其中一个实施例中，所述同步电路还包括位图，
14、所述位图用于存储所述缓存模块对应地址处的存储数据是否有效的标识信息；
15、所述写控制模块还用于在所述写地址信息为所述存储模块中的地址时，将所述写命令对应的写数据写入所述存储模块；
16、所述写控制模块还用于将所述位图中所述写地址信息对应的标识信息置为无效。
17、在其中一个实施例中，所述同步电路还包括读控制模块，
18、所述读控制模块用于根据接收的读命令确定读地址信息，在所述读地址信息为所述缓存模块中的存储地址的情况下，读取所述位图中的对应地址处的标识信息，在确定所述标识信息为所述存储数据有效的情况下，从所述缓存模块的所述读地址处读取数据，在确定所述标识信息为所述存储数据无效的情况下，从所述存储模块的所述读地址处读取数据。
19、在其中一个实施例中，所述写控制模块还用于将从所述存储模块的所述读地址处读取的数据写入所述缓存模块的对应地址，并将所述位图中所述写地址信息对应的标识信息置为有效。
20、在其中一个实施例中，所述读控制模块还用于在读取数据后生成读响应，所述读响应包括所述读控制模块读取的数据。
21、在其中一个实施例中，所述同步电路还包括译码模块，
22、所述译码模块用于接收并解析数据访问命令，当所述数据访问命令为写命令的情况下，将所述写命令对应的写地址信息和写数据发送给所述写控制模块，当所述数据访问命令为读命令的情况下，将所述读命令对应的读地址信息发送给所述读控制模块。
23、在其中一个实施例中，所述同步电路还包括访问接口，所述访问接口分别与所述写控制模块、所述读控制模块、所述存储模块连接，所述访问接口用于将所述写命令和/或所述读命令转化为接口信号，以访问所述存储模块。
24、在其中一个实施例中，所述同步控制模块还用于接收并存储所述次数门限值。
25、第二方面，本申请实施例提供了一种芯片，其特征在于，包括如上述的同步电路。
26、上述同步电路和芯片，通过写控制模块接收写命令，在写命令的写地址信息为缓存模块中的地址的情况下生成触发信号，同步控制模块根据触发信号和写地址信息确定当前计数值，并将当前计数值与次数门限值进行比较，若当前计数值小于次数门限值，在此情况下，对当前计数值进行加一得到处理后的计数值并生成第一同步使能信号，若当前计数值等于次数门限值，在此情况下，对当前计数值复位后得到处理后的计数值并生成第二同步使能信号，写控制模块根据第一同步使能信号和写地址信息将写命令对应的写数据写入缓存模块对应的地址和/或根据第二同步使能信号和写地址信息将写命令对应的写数据写入存储模块。本申请仅在写控制模块对缓存模块进行写操作的情况下进行计数，无需始终保持计数翻转，降低了动态功耗，并且只有当前计数值达到计数门限值的情况才产生一次回写存储器模块，可以明显减少访问总线的次数，从而提高了带宽利用率和数据访问效率。
本文档来自技高网...【技术保护点】
1.一种同步电路，其特征在于，包括：
2.根据权利要求1所述的同步电路，其特征在于，所述同步控制模块包括：
3.根据权利要求2所述的同步电路，其特征在于，所述同步电路还包括位图，
4.根据权利要求3所述的同步电路，其特征在于，所述同步电路还包括读控制模块，
5.根据权利要求4所述的同步电路，其特征在于，所述写控制模块还用于将从所述存储模块的所述读地址处读取的数据写入所述缓存模块的对应地址，并将所述位图中所述写地址信息对应的标识信息置为有效。
6.根据权利要求4所述的同步电路，其特征在于，所述读控制模块还用于在读取数据后生成读响应，所述读响应包括所述读控制模块读取的数据。
7.根据权利要求4所述的同步电路，其特征在于，所述同步电路还包括译码模块，
8.根据权利要求4所述的同步电路，其特征在于，所述同步电路还包括访问接口，所述访问接口分别与所述写控制模块、所述读控制模块、所述存储模块连接，所述访问接口用于将所述写命令和/或所述读命令转化为接口信号，以访问所述存储模块。
9.根据权利要求1所
10.一种芯片，其特征在于，包括如权利要求1-9任一项所述的同步电路。
...【技术特征摘要】
1.一种同步电路，其特征在于，包括：
2.根据权利要求1所述的同步电路，其特征在于，所述同步控制模块包括：
3.根据权利要求2所述的同步电路，其特征在于，所述同步电路还包括位图，
4.根据权利要求3所述的同步电路，其特征在于，所述同步电路还包括读控制模块，
5.根据权利要求4所述的同步电路，其特征在于，所述写控制模块还用于将从所述存储模块的所述读地址处读取的数据写入所述缓存模块的对应地址，并将所述位图中所述写地址信息对应的标识信息置为有效。
6.根据权利要求4所述的同步电路，其特征在于，所述读控制模块还用于在读...
【专利技术属性】
技术研发人员：张学利，张健源，
申请(专利权)人：深圳云豹智能有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。