【技术实现步骤摘要】
本专利技术涉及及fpga原型验证，尤其涉及一种fpga比特流生成方法、装置及设备。
技术介绍
1、现场可编程逻辑门阵列（field programmable gate array，fpga）原型验证流程主要包括以下步骤：将应用集成电路（application-specific integrated circuit，asic）转为fpga代码，fpga代码进行综合和实现产生比特流，并进行运行调试。随着芯片设计的规模逐渐增大，而fpga设备的资源是有限的，导致在fpga产生比特流过程中经常失败，其中布线失败是导致产生的比特流失败的重要原因。
2、通常使用设计套件（vivado）软件来产生比特流，在vivado的实现（implementation）阶段会将综合产生的门级网表进行布局布线，布局布线的结果与所使用的策略具有很大的关系，通过调整不同的策略可以使软件顺利的产生比特流和优化时序问题。然而，implementation阶段通常需要等待多个小时才会产生结果，失败后也需要手动调整策略，使得比特流产生的效率比较低，导致fpga原型验证的效率低。
技术实现思路
1、本专利技术提供一种fpga比特流生成方法、装置及设备，用以解决fpga原型验证的效率低的问题。
2、本专利技术提供一种fpga比特流生成方法，包括：
3、获取套件设计vivado的综合synthesis阶段产生的门级网表，所述门级网表包括fpga的电路元件之间的连接关系；
4、基于至
5、根据本专利技术提供的一种fpga比特流生成方法，所述基于至少一个策略组合和所述门级网表，生成fpga比特流，包括：
6、基于所述门级网表，在fpga上布局布线所述电路元件；
7、基于布局布线的所述电路元件和至少一个策略组合，生成fpga比特流。
8、根据本专利技术提供的一种fpga比特流生成方法，所述基于布局布线的所述电路元件和至少一个策略组合，生成fpga比特流，包括：
9、步骤a：基于布局布线的所述电路元件，对各所述策略组合进行遍历；
10、步骤b：针对每个所述策略组合，使用目标命令执行所述策略组合对应的工程，并获取日志文件；
11、步骤c：基于所述日志文件，判断所述布局布线是否成功；
12、步骤d：在所述布局布线失败的情况下，修改所述策略组合包括的至少一个策略，并重复执行步骤b-步骤d，直至所述布局布线成功；
13、步骤e：在所述布局布线成功的情况下，生成fpga比特流。
14、根据本专利技术提供的一种fpga比特流生成方法，所述方法还包括：
15、在所述布局布线成功的情况下，记录最差负时序裕量和最差保持时序裕量；
16、判断所述最差负时序裕量和所述最差保持时序裕量是否均大于预设值；
17、在所述最差负时序裕量和所述最差保持时序裕量均大于所述预设值的情况下，确定生成的所述fpga比特流为符合时序要求的比特流；
18、在所述最差负时序裕量和所述最差保持时序裕量中至少一项不大于所述预设值的情况下，确定生成的所述fpga比特流为不符合时序要求的比特流，保存生成的所述fpga比特流，并修改所述策略组合包括的至少一个策略并重新运行。
19、根据本专利技术提供的一种fpga比特流生成方法，所述方法还包括：
20、在所述布局布线成功、且所述最差负时序裕量和所述最差保持时序裕量中至少一项不大于所述预设值的情况下的情况下，确定不再遍历各所述策略组合中的其他策略组合。
21、根据本专利技术提供的一种fpga比特流生成方法，所述方法还包括：
22、在重新运行生成的fpga比特流不符合时序要求的情况下，确定遍历各所述策略组合中的其他策略组合。
23、根据本专利技术提供的一种fpga比特流生成方法，所述方法还包括：
24、保存布局布线成功的策略组合，并设置所述布局布线成功的策略组合的优先级最高；
25、在需要产生新的fpga比特流的情况下，执行所述布局布线成功的策略组合，生成所述新的fpga比特流。
26、本专利技术还提供一种fpga比特流生成装置，包括：
27、获取模块，用于获取套件设计vivado的综合synthesis阶段产生的门级网表，所述门级网表包括fpga的电路元件之间的连接关系；
28、生成模块，用于基于至少一个策略组合和所述门级网表，生成fpga比特流；其中，所述策略组合包括至少一个策略，所述策略用于在vivado的实现implementation阶段，对fpga的布局布线进行优化。
29、本专利技术还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述任一种所述fpga比特流生成方法。
30、本专利技术还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述fpga比特流生成方法。
31、本专利技术还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述fpga比特流生成方法。
32、本专利技术提供的fpga比特流生成方法、装置及设备，通过获取套件设计vivado的综合synthesis阶段产生的门级网表，所述门级网表包括fpga的电路元件之间的连接关系；基于至少一个策略组合和所述门级网表，生成fpga比特流；其中，所述策略组合包括至少一个策略，所述策略用于在vivado的实现implementation阶段，对fpga的布局布线进行优化。通过至少一个策略组合和门级网表，能够自动生成fpga比特流，提升比特流产生的效率，从而提升fpga原型验证的效率。
本文档来自技高网...【技术保护点】
1.一种FPGA比特流生成方法，其特征在于，包括：
2.根据权利要求1所述的FPGA比特流生成方法，其特征在于，所述基于至少一个策略组合和所述门级网表，生成FPGA比特流，包括：
3.根据根据权利要求2所述的FPGA比特流生成方法，其特征在于，所述基于布局布线的所述电路元件和至少一个策略组合，生成FPGA比特流，包括：
4.根据根据权利要求3所述的FPGA比特流生成方法，其特征在于，所述方法还包括：
5.根据根据权利要求4所述的FPGA比特流生成方法，其特征在于，所述方法还包括：
6.根据根据权利要求4所述的FPGA比特流生成方法，其特征在于，所述方法还包括：
7.根据根据权利要求1至6任一项所述的FPGA比特流生成方法，其特征在于，所述方法还包括：
8.一种FPGA比特流生成装置，其特征在于，包括：
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述FPGA比特流生成方法
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述FPGA比特流生成方法。
...【技术特征摘要】
1.一种fpga比特流生成方法，其特征在于，包括：
2.根据权利要求1所述的fpga比特流生成方法，其特征在于，所述基于至少一个策略组合和所述门级网表，生成fpga比特流，包括：
3.根据根据权利要求2所述的fpga比特流生成方法，其特征在于，所述基于布局布线的所述电路元件和至少一个策略组合，生成fpga比特流，包括：
4.根据根据权利要求3所述的fpga比特流生成方法，其特征在于，所述方法还包括：
5.根据根据权利要求4所述的fpga比特流生成方法，其特征在于，所述方法还包括：
6.根据根据权利要求4所述的fpga...
【专利技术属性】
技术研发人员：李世玺，刘奇浩，杨茂辉，颜港，崔子浩，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。