【技术实现步骤摘要】
本专利技术涉及计算机硬件，尤其涉及一种bmc总线数据缓冲装置、bmc总线及基板管理控制器。
技术介绍
1、在硬件结构中，基板管理控制器（baseboard management controller，bmc）是一种嵌入式管理微控制器，通常集成在服务器主板上，用于监控、管理和维护服务器硬件和系统。bmc具备自己的处理器、内存和存储，能够独立于服务器的主处理器运行。bmc总线通过与不同模块的数据传输，允许系统监控各种硬件状态，包括但不限于温度、电压、电流、风扇转速等关键参数。同时提供高性能的网络互连解决方案，支持系统中的高速数据传输。
2、在现有的总线方案中，一般采用线性架构。在这种架构中，每个数据源通过bmc总线模连接处理器，bmc总线模块会为每个数据源分配一条数据传输通道，每条数据传输通道互不影响，后续由bmc总线模块为数据分配总线通道输入处理器进行数据处理。
3、在这种常规的处理中，各个模块的数据包通过哪条bmc总线传输给处理器是预先设定好的，方式简单，但扩展性较差。这种数据传输策略下，可能会出现部分通道长时间占用，处于繁忙状态，容易出现通道堵塞。而部分通道堵塞，会造成数据无法及时传输出现卡顿。并且，bmc芯片需要处理器一直高频率运行，功耗较高。
技术实现思路
1、本专利技术提供一种bmc总线数据缓冲装置、bmc总线及基板管理控制器，用以解决现有技术中容易出现卡顿，处理器功耗高的缺陷，实现减少卡顿，降低处理器功耗。
2、本专利技术提供一种bmc
3、根据本专利技术提供的一种bmc总线数据缓冲装置，所述地址存储信息包括所述数据包地址在所述链式缓冲模块对应的所述地址存储空间中不存在的第一信息；所述地址寄存器模块还用于：在获取到所述第一信息后，将所述数据包地址在所述地址存储空间中进行存储，并将所述数据包地址的计数由0变为1；所述缓冲处理模块还用于：在接收到所述第一信息后，将所述数据包存储在对应的所述链式缓冲区中数据包队列的队尾。
4、根据本专利技术提供的一种bmc总线数据缓冲装置，所述地址存储信息包括所述数据包地址在所述链式缓冲模块对应的所述地址存储空间中存在的第二信息；所述地址寄存器模块还用于：在获取到所述第二信息后，将所述数据包地址的计数加1；所述缓冲处理模块还用于：在接收到所述第二信息后，将所述数据包地址与对应的所述链式缓冲区中当前处于数据包队列的队尾的数据包的地址进行比较；若两个数据包的地址相同，则将当前接收的所述数据包存储在所述链式缓冲区中数据包队列的队尾。
5、根据本专利技术提供的一种bmc总线数据缓冲装置，所述缓冲处理模块还用于：若所述两个数据包的地址不同，则将当前接收的所述数据包存储在当前处于数据包队列的队尾的数据包的前面。
6、根据本专利技术提供的一种bmc总线数据缓冲装置，所述缓冲处理模块在用于将当前接收的所述数据包存储在当前处于数据包队列的队尾的数据包的前面时，具体用于：将当前处于数据包队列的队尾的数据包移出所述数据包队列，并存储入到预设的暂存空间；将当前接收的所述数据包存储到所述数据包队列的队尾后，再将所述暂存空间的所述数据包存储入所述数据包队列的队尾。
7、根据本专利技术提供的一种bmc总线数据缓冲装置，所述数据包队列遵循先入先出的原则。
8、根据本专利技术提供的一种bmc总线数据缓冲装置，对于连接所述数据输出端的链式缓冲模块，所述链式缓冲模块中的所述缓冲处理模块还用于：将所述链式缓冲模块中的所述链式缓冲区中数据包队列的队首的数据包通过所述bmc总线传输到所述处理器，并将所述数据包队列中的其他数据包往前移动一个位置；对于连接所述数据输出端的链式缓冲模块之外的其他链式缓冲模块，所述链式缓冲模块中的所述缓冲处理模块还用于：沿数据包的传输方向，在前面的链式缓冲模块中的数据包移动位置后，将所述链式缓冲模块中的所述链式缓冲区中数据包队列队首的数据包传输给下一链式缓冲模块，并将所述数据包队列中的其他数据包往前移动一个位置；所述地址寄存模块还用于：对于移出所述链式缓冲区的数据包，将对应的所述链式缓冲模块的地址存储空间中相应所述数据包的地址的计数减1。
9、根据本专利技术提供的一种bmc总线数据缓冲装置，各条bmc总线对应的所述链式缓冲结构中所述链式缓冲模块的数量相同。
10、本专利技术还提供一种bmc总线，包括上述任一所述的bmc总线数据缓冲装置。
11、本专利技术还提供一种基板管理控制器，包括上述bmc总线。
12、本专利技术提供的bmc总线数据缓冲装置、bmc总线及基板管理控制器，通过利用预处理模块根据总线占用情况分配数据包至链式缓冲结构，充分利用了数据总线的带宽，减少了不同数据源数据处理的等待时间，通过链式存储模块根据数据包地址存储信息确定数据包在对应的链式缓冲区的缓存位置，根据缓存位置对数据包进行缓存处理，以使得相同数据源的数据包靠近，提高了数据包的处理速度，有效减少bmc系统在运行中的卡顿现象，增强了系统的响应能力和稳定性，并且，由于可以协调各个通道处理数据包，避免了处理器持续高频率运行，降低了处理器的功耗。
本文档来自技高网...【技术保护点】
1.一种BMC总线数据缓冲装置，其特征在于，包括：预处理模块、地址寄存模块以及多条链式缓冲结构，所述链式缓冲结构的数据输出端分别连接BMC总线的数据传输通道，所述链式缓冲结构的数据输入端分别连接所述预处理模块的数据输出端，所述链式缓冲结构包括多个链式缓冲模块，所述链式缓冲模块包括链式缓冲区及缓冲处理模块，所述链式缓冲结构中的所述链式缓冲模块的所述链式缓冲区构成链式存储结构，所述缓冲处理模块分别与所述地址寄存模块通信连接；其中：
2.根据权利要求1所述的BMC总线数据缓冲装置，其特征在于，所述地址存储信息包括所述数据包地址在所述链式缓冲模块对应的所述地址存储空间中不存在的第一信息；
3.根据权利要求1所述的BMC总线数据缓冲装置，其特征在于，所述地址存储信息包括所述数据包地址在所述链式缓冲模块对应的所述地址存储空间中存在的第二信息；
4.根据权利要求3所述的BMC总线数据缓冲装置，其特征在于，所述缓冲处理模块还用于：
5.根据权利要求4所述的BMC总线数据缓冲装置，其特征在于，所述缓冲处理模块在用于将当前接收的所述数据包存储在当前处于
6.根据权利要求2或3所述的BMC总线数据缓冲装置，其特征在于，所述数据包队列遵循先入先出的原则。
7.根据权利要求6所述的BMC总线数据缓冲装置，其特征在于，对于连接所述数据输出端的链式缓冲模块，所述链式缓冲模块中的所述缓冲处理模块还用于：将所述链式缓冲模块中的所述链式缓冲区中数据包队列的队首的数据包通过所述BMC总线传输到所述处理器，并将所述数据包队列中的其他数据包往前移动一个位置；
8.根据权利要求1所述的BMC总线数据缓冲装置，其特征在于，各条BMC总线对应的所述链式缓冲结构中所述链式缓冲模块的数量相同。
9.一种BMC总线，其特征在于，包括权利要求1至8任一所述的BMC总线数据缓冲装置。
10.一种基板管理控制器，其特征在于，包括权利要求9所述的BMC总线。
...【技术特征摘要】
1.一种bmc总线数据缓冲装置，其特征在于，包括：预处理模块、地址寄存模块以及多条链式缓冲结构，所述链式缓冲结构的数据输出端分别连接bmc总线的数据传输通道，所述链式缓冲结构的数据输入端分别连接所述预处理模块的数据输出端，所述链式缓冲结构包括多个链式缓冲模块，所述链式缓冲模块包括链式缓冲区及缓冲处理模块，所述链式缓冲结构中的所述链式缓冲模块的所述链式缓冲区构成链式存储结构，所述缓冲处理模块分别与所述地址寄存模块通信连接；其中：
2.根据权利要求1所述的bmc总线数据缓冲装置，其特征在于，所述地址存储信息包括所述数据包地址在所述链式缓冲模块对应的所述地址存储空间中不存在的第一信息；
3.根据权利要求1所述的bmc总线数据缓冲装置，其特征在于，所述地址存储信息包括所述数据包地址在所述链式缓冲模块对应的所述地址存储空间中存在的第二信息；
4.根据权利要求3所述的bmc总线数据缓冲装置，其特征在于，所述缓冲处理模块还用于：
5.根据权利...
【专利技术属性】
技术研发人员：马志超，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。