衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置制造方法及图纸

技术编号：44002602 阅读：2 留言：0更新日期：2025-01-10 20:19

本发明专利技术涉及衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置。本发明专利技术提供下述技术，其中，通过控制在衬底上形成的膜中的Si‑Si‑Si键的量(Si取代量)以及Si‑Si键的量，由此能够提高电荷俘获特性。解决手段是具有：(a)对衬底供给包含硅的分解性的处理气体、在衬底上形成包含Si‑Si‑Si键的层的工序；和(b)对衬底供给反应气体，使Si‑Si‑Si键解离的工序。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置。

技术介绍

1、作为半导体器件的制造工序的一个工序，有在衬底上形成硅氧化膜(sio2)、硅氮化膜(si3n4)等绝缘膜的工序(例如，专利文献1)。

2、现有技术文献

3、专利文献

4、专利文献1：日本特开2010-153795号公报

技术实现思路

1、专利技术要解决的课题

2、本专利技术提供一种能够通过控制在衬底上形成的膜中的si-si-si键的量(si取代量)以及si-si键的量来提高电荷俘获特性的技术。

3、用于解决课题的手段

4、根据本专利技术的一个方式，提供一种技术，其具有：(a)对衬底供给包含硅的分解性的处理气体，在衬底上形成包含si-si-si键的层的工序；和(b)对衬底供给反应气体，使si-si-si键解离的工序。

5、专利技术效果

6、本专利技术通过控制在衬底上形成的膜中的si-si-si键的量(si取代量)以及si-si键的量，由此能够提高电荷俘获特性。

【技术保护点】

1.衬底处理方法，其具有：

2.如权利要求1所述的衬底处理方法，其中，所述处理气体是具有Si-Si键的处理气体。

3.如权利要求1所述的衬底处理方法，其中，在(b)中，将所述Si-Si-Si键解离成Si-Si键和-Si-，

4.如权利要求1或3所述的衬底处理方法，其中，所述反应气体是包含氮元素和氢元素的气体。

5.如权利要求3所述的衬底处理方法，其中，所述反应气体是包含氮元素的气体，

6.如权利要求1所述的衬底处理方法，其中，在抑制所述处理气体的分解的条件下进行(a)。

7.如权利要求1所述的衬底处理方法，其中，在所述衬底的温度成为所述处理气体的分解温度以下的条件下进行(a)。

8.如权利要求1所述的衬底处理方法，其中，在所述处理气体的流速比所述反应气体的流速快的条件下进行(a)。

9.如权利要求1所述的衬底处理方法，其中，在所述处理气体从存在有所述衬底的空间通过的时间比所述处理气体分解的时间短的条件下进行(a)。

10.如权利要求1所述的衬底处理方法，其中，在所述处理气体分解的条件下进行(a)。

11.如权利要求1所述的衬底处理方法，其中，在所述衬底所存在的空间内的压力比进行(b)时的所述衬底所存在的空间内的压力高的条件下进行(a)。

12.如权利要求1所述的衬底处理方法，其中，(c)将(a)和(b)进行规定次数，在所述衬底上形成包含Si的层。

13.如权利要求12所述的衬底处理方法，其中，所述处理气体及所述反应气体的供给条件基于所述层的折射率和所述层中的Si-Si键的量来设定。

14.如权利要求12所述的衬底处理方法，其中，所述处理气体及所述反应气体的供给条件基于所述层的折射率、所述层中的Si-Si-Si键的量和所述层中的Si-Si键的量来设定。

15.如权利要求14所述的衬底处理方法，其中，所述处理气体及所述反应气体的供给条件以使得所述层中的Si-Si-Si键的量成为1E+18以下、并且所述层中的Si-Si键的量成为2.5E+18以上的方式设定。

16.如权利要求13所述的衬底处理方法，其中，所述处理气体及所述反应气体的供给条件以使得所述层的折射率成为2.0～2.10的方式设定。

17.如权利要求13所述的衬底处理方法，其中，所述处理气体及所述反应气体的供给条件以使得所述层的折射率成为2.02～2.07的方式设定。

18.半导体器件的制造方法，其具有：

19.计算机可读取的记录介质，其记录有通过计算机使衬底处理装置执行下述步骤的程序：

20.衬底处理装置，其具有：

...

【技术特征摘要】

1.衬底处理方法，其具有：

2.如权利要求1所述的衬底处理方法，其中，所述处理气体是具有si-si键的处理气体。

3.如权利要求1所述的衬底处理方法，其中，在(b)中，将所述si-si-si键解离成si-si键和-si-，