System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 数据传输电路和电子设备制造技术_技高网

数据传输电路和电子设备制造技术

技术编号:43975204 阅读:2 留言:0更新日期:2025-01-10 20:02
本申请提供了一种数据传输电路和电子设备,该数据传输电路用于连接微处理器和功能寄存器的多个触发器,微处理器包括:读写总线,数据传输电路包括:转换电路和数据传输电路,转换电路的输入端与读写总线连接,用于根据微处理器发送的地址使能信号,生成位使能信号;数据传输电路的第一输入端与转换电路的输出端连接,以接收位使能信号,数据传输电路的第二输入端与读写总线连接,读写电路的每个输出端分别与一个触发器连接,用于将微处理器发送的读写数据存储至目标触发器,目标触发器为根据位使能信号确定的,目标触发器为根据位使能信号从多个触发器中确定的,同一时刻,目标触发器仅存在一个。

【技术实现步骤摘要】

本申请涉及数据传输,尤其涉及一种数据传输电路和电子设备


技术介绍

1、目前,在微处理器(reduced instruction set computer,risc)的汇编指令集中,能进行位操作的汇编指令包括:位段清零、位段插入和位段扩展。位段清零指令可以对通用寄存器的某一段进行清零。位段插入指令可以将一个通用寄存器的某一段插入到另一个寄存器的特定位置。位段扩展指令则是提取通用寄存器的某一段并带符号/无符号扩展。上述这些汇编指令在对外部设备的功能寄存器中的字节数据进行进行位操作时较为繁琐。首先,需要先将功能寄存器的字节数据读出到通用寄存器,再使用汇编指令针对写入通用寄存器的字节数据的某些位或位段进行清零/插入操作,得到改写后的字节数据,接着再将改写后的字节数据写回外部设备的功能寄存器。整个流程执行完毕耗时较久,限制了对外部设备的功能寄存器进行位操作的速度。


技术实现思路

1、本申请提供了一种数据传输电路和电子设备,用于提高对外部设备的功能寄存器进行位操作的速度。

2、第一方面,本申请实施例提供一种数据传输电路,所述数据传输电路用于连接微处理器和功能寄存器的多个触发器,所述微处理器包括:读写总线,所述数据传输电路包括:转换电路和读写电路;

3、所述转换电路的输入端与所述读写总线连接,用于根据所述微处理器发送的地址使能信号,生成位使能信号;

4、所述读写电路的第一输入端与所述转换电路的输出端连接,以接收所述位使能信号,所述读写电路的第二输入端与所述数据信号线连接,所述读写电路的每个输出端分别与一个所述触发器连接,所述读写电路用于将所述微处理器发送的读写数据存储至目标触发器,所述目标触发器为根据所述位使能信号从多个所述触发器中确定的,同一时刻,所述目标触发器仅存在一个。

5、在一些实施例中,所述读写总线包括:一类地址线、二类地址线和数据信号线,所述转换电路包括:

6、第一译码器,所述第一译码器与所述一类地址线连接,所述第一译码器包括:4个字节控制端;

7、第二译码器,所述第二译码器与所述二类地址线连接,所述第二译码器包括:8个位控制端;

8、其中,每个所述字节控制端分别与每个所述位控制端组成一个位使能控制端,一个所述地址使能信号仅控制对应的一个所述使能控制端处于工作状态。

9、在一些实施例中,所述转换电路包括:

10、多个第一逻辑件,所述第一逻辑件的两个输入端分别用于连接所述字节控制端和所述位控制端,所述第一逻辑件的输出端为所述位使能控制端。

11、在一些实施例中,所述读写电路包括:第二逻辑件和多个第三逻辑件,所述第二逻辑件包括:或门件,所述第三逻辑件包括:与门件,所述第三逻辑件与所述第一逻辑件一一对应;

12、所述第二逻辑件的输入端与所述数据信号线连接,用于根据所述读写数据生成数据写入信号;

13、每个所述第三逻辑件的第一输入端与对应的所述第一逻辑件的输出端连接,每个所述第三逻辑件的第二输入端均与所述第二逻辑件的输出端连接,每个所述第三逻辑件的输出端分别与一个所述触发器的数据输入端连接,所述第三逻辑件用于根据所述数据写入信号和所述位使能信号对所述目标触发器存储的值进行修改。

14、在一些实施例中,所述微处理器还包括:启动信号线,所述转换电路包括:

15、比较器,所述比较器的输入端分别与所述启动信号线、预设的启动判断信号线连接;

16、多个第四逻辑件,每个所述第四逻辑件的第一输入端均与所述比较器的输出端连接,每个所述第四逻辑件的第二输入端分别与一个所述字节控制端或一个所述位控制端连接,每个所述第四逻辑件的输出端分别与所述第一逻辑件的一个输入端连接,所述第四逻辑件包括:与门件和同或门件。

17、第二方面,本申请实施例提供一种电子设备,所述电子设备包括如本申请实施例中任意一项所述的数据传输电路。

18、本申请实施例提供一种数据传输电路,数据传输电路用于连接微处理器和功能寄存器的多个触发器,微处理器包括:读写总线和数据信号线,数据传输电路包括:转换电路和读写电路。转换电路的输入端与读写总线连接,用于根据微处理器发送的地址使能信号,生成位使能信号;读写电路的第一输入端与转换电路的输出端连接,以接收位使能信号,读写电路的第二输入端与数据信号线连接,读写电路的每个输出端分别与一个触发器连接,读写电路用于将微处理器发送的读写数据存储至目标触发器,目标触发器为根据位使能信号从多个触发器中确定的,同一时刻,目标触发器仅存在一个。在上述数据传输电路中,通过将地址使能信号转化位使能信号,再通过位使能信号让目标触发器对应的读写电路的输出端处于工作状态,每个位使能信号仅对应一个目标触发器,使读写数据每次仅写入一个目标触发器中,实现了通过汇编指令直接对外部设备的功能寄存器进行位操作,同时不需要借助通用寄存器进行数据中转,提高了对外部设备的功能寄存器进行位操作的速度。

本文档来自技高网...

【技术保护点】

1.一种数据传输电路,其特征在于,所述数据传输电路用于连接微处理器和功能寄存器的多个触发器,所述微处理器包括:读写总线,所述数据传输电路包括:

2.如权利要求1所述的数据传输电路,其特征在于,所述读写总线包括:一类地址线、二类地址线和数据信号线,所述转换电路包括:

3.如权利要求2所述的数据传输电路,其特征在于,所述转换电路包括:

4.如权利要求3所述的数据传输电路,其特征在于,所述读写总线包括:数据信号线,所述读写电路包括:第二逻辑件和多个第三逻辑件,所述第二逻辑件包括:或门件,所述第三逻辑件包括:与门件,所述第三逻辑件与所述第一逻辑件一一对应;

5.如权利要求3所述的数据传输电路,其特征在于,所述微处理器还包括:启动信号线,所述转换电路包括:

6.一种电子设备,其特征在于,所述电子设备包括如权利要求1-5中任意一项所述的数据传输电路。

【技术特征摘要】

1.一种数据传输电路,其特征在于,所述数据传输电路用于连接微处理器和功能寄存器的多个触发器,所述微处理器包括:读写总线,所述数据传输电路包括:

2.如权利要求1所述的数据传输电路,其特征在于,所述读写总线包括:一类地址线、二类地址线和数据信号线,所述转换电路包括:

3.如权利要求2所述的数据传输电路,其特征在于,所述转换电路包括:

4.如权利要求3所述的数据传输电路...

【专利技术属性】
技术研发人员:宁鹏周仲武
申请(专利权)人:深圳市赛元微电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1