【技术实现步骤摘要】
本专利技术属于存储器和纠错编码领域中的bch译码，具体涉及一种低资源损耗、低延迟的bch译码方法。
技术介绍
1、存储器在空间中常常会因为多种因素而发生错误的随机翻转，只会影响存储内容是否正确，而不损害器件本身的错误是软错误。减少软错误的影响有很多种方法，其中广泛应用于工业与民用领域的方法是ecc(error correction code)，即通过纠错算法来给每一帧固定数据位数的数据添加少量冗余校验位，在写入存储器之前按照预定的纠错算法进行编码，读出存储器以后进行解码，来判别是否出现错误，并找到对应的错误位置进行纠错[1]。而针对多比特错误，需要性能更强大的纠错编码如bch码。
2、当下占据消费电子最大出货量的往往是mcu级的嵌入式产品，在这些产品中，储存程序与数据的存储单元一般容量在kb和mb级别，有可能在一帧数据发生多位错误且错误图样较少。对于这种存储量较小但存储内容重要且容错率较小、存储靠近内核且访存速度要求高的嵌入式存储器件，一般选用bch并行化编译码电路作为ecc方案。在对电路进行优化的情况下可以取得良好的延时和频率性能，同时将资源损耗控制在可以接受的范围内。
技术实现思路
1、本专利技术提出了一种面向高误码率存储器的低资源损耗、低延迟频率bch译码方法。
2、本专利技术采用的技术方案如下：
3、一种面向高误码率存储器的bch译码方法，其特征在于，包括在有限域规则下进行的如下步骤：
4、1)将外部输入的码字多项式r(x)，
5、r(x)＝r0+r1x……+rn-1xn-1 式(1)
6、
7、2)采用差错方程生成电路按照公式(3)(4)得到差错方程系数δj，其中t为最大纠错能力，v指错误位的顺序引索：
8、sj+v+δ1 sj+v-1+…+ δv-1sj+1+δvsj＝0 1≤j≤2t-v 式(3)
9、
10、3)复用验证方程子电路的chien搜索电路来求解差错方程，最终得到出错位置；其中设定chien搜索电路的复用周期为m，其中m的值在1到n之间，通过计数器控制每一个时钟周期搜索n/m个位置。
11、进一步，伴随式生成电路由位异或器来进行模加计算，将外部输入的码字多项式r(x)，以二进制逻辑序列形式作为使能逻辑信号，用于控制异或器输入的选通开关，码字中r(x)对应的每一位二进制数ri，控制其所在位数i所对应的有限域中的元素ai的二进制表示序列是否作为异或器输入。
12、进一步，差错方程生成电路采用常数模乘器与模加运算器(位异或)进行差错方程计算，常数模乘器是根据有限域中本原多项式相关的降幂恒等式，将多项式乘法结果在实数域和有限域的系数关系进行映射，并根据所用的常数对映射关系进行逻辑优化转化为纯异或逻辑。
13、进一步，计数器计数为1的时候输入第1组，计数为m时输入第m组，若n/m有余数，则搜索m+1个周期，分成m+1组，将该组中可能的错误位置对应的有限域元素一一代入差错方程中进行验证，在错误个数处于纠错能力范围之内的前提下，若方程值为零，代表此处所代表的位置发生了错误。
14、本专利技术的有益效果如下：
15、本专利技术基于皮特森译码理论，对于n位编码字长度、k位数据位、t位纠错能力的(n，k，t)bch码，通过复用钱氏搜索电路的验证方程子电路，结合伴随式生成电路、差错方程生成电路和计数器实现bch译码，与以往查表译码法、bm(berlekamp-massey)迭代法不同的是，本专利技术使译码器电路面积得到显著降低，同时，可以自行调整钱氏搜索电路验证方程子电路的复用情况，结合实际场景，达到低译码拍次、低资源损耗的结果。实验表明，本专利技术在纠错能力小于5的情况下具有相当高的应用价值。
本文档来自技高网...【技术保护点】
1.一种面向高误码率存储器的BCH译码方法，其特征在于，包括在有限域规则下进行的如下步骤：
2.如权利要求1所述的面向高误码率存储器的BCH译码方法，其特征在于，步骤1)中伴随式生成电路由位异或器来进行模加计算，将外部输入的码字多项式R(x)，以二进制逻辑序列形式作为使能逻辑信号，用于控制异或器输入的选通开关，码字中R(x)对应的每一位二进制数Ri，控制其所在位数i所对应的有限域中的元素ai的二进制表示序列是否作为异或器输入。
3.如权利要求1所述的面向高误码率存储器的BCH译码方法，其特征在于，步骤2)中差错方程生成电路采用常数模乘器与模加运算器进行差错方程系数的计算。
4.如权利要求3所述的面向高误码率存储器的BCH译码方法，其特征在于，所述常数模乘器是根据有限域中本原多项式相关的降幂恒等式，将多项式乘法结果在实数域和有限域的系数关系进行映射，并根据所用的常数对映射关系进行逻辑优化转化为纯异或逻辑。
5.如权利要求1所述的面向高误码率存储器的BCH译码方法，其特征在于，步骤3)中计数为1的时候输入第1组，计数为M时输入第M组，若
6.如权利要求5所述的面向高误码率存储器的BCH译码方法，其特征在于，根据复用周期数M设置相应组数的输出和输出寄存器，每组寄存器的位宽为n/M，即与每个周期Chien搜索电路搜索的位置数相同，同时第x周期中Chien搜索电路所搜索的位置集合应该与第x个输出和第x个输出寄存器中所存的码字所在位置集合一致。
7.如权利要求6所述的面向高误码率存储器的BCH译码方法，其特征在于，在第x周期Chien搜索电路得到差错图样后，将该差错图样与第x个输入寄存器中的码字做异或运算，使该码字部分中错误位进行翻转得到正确的码字，并存储至第x个输出寄存器中。
...【技术特征摘要】
1.一种面向高误码率存储器的bch译码方法，其特征在于，包括在有限域规则下进行的如下步骤：
2.如权利要求1所述的面向高误码率存储器的bch译码方法，其特征在于，步骤1)中伴随式生成电路由位异或器来进行模加计算，将外部输入的码字多项式r(x)，以二进制逻辑序列形式作为使能逻辑信号，用于控制异或器输入的选通开关，码字中r(x)对应的每一位二进制数ri，控制其所在位数i所对应的有限域中的元素ai的二进制表示序列是否作为异或器输入。
3.如权利要求1所述的面向高误码率存储器的bch译码方法，其特征在于，步骤2)中差错方程生成电路采用常数模乘器与模加运算器进行差错方程系数的计算。
4.如权利要求3所述的面向高误码率存储器的bch译码方法，其特征在于，所述常数模乘器是根据有限域中本原多项式相关的降幂恒等式，将多项式乘法结果在实数域和有限域的系数关系进行映射，并根据所用的常数对映射关系进行逻辑优化转化为纯异或逻辑。
5.如权利要求1所...
【专利技术属性】
技术研发人员：王宗巍，赵仕耿，蔡一茂，周新宇，赵铭，周子博，胡伟，黄如，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。