【技术实现步骤摘要】
本公开涉及半导体,尤其涉及一种半导体结构及其制备方法。
技术介绍
1、在先进动态随机存取存储器(dram,dynamic random access memory)工艺的演进中,随着位线/字线(bl/wl)尺寸的缩小,金属层所处的核心区域的尺寸不断缩小。不同于阵列区中布线和空间(line/space)的重复布局(layout),核心区域的金属层布线布局相对复杂,越来越小尺寸导致制程难度提升且容易带来的金属层和金属层之间的桥接问题。
技术实现思路
1、有鉴于此,本公开实施例提供一种半导体结构及其制备方法。
2、根据本公开实施例的第一方面,提供了一种半导体结构,包括:
3、衬底;
4、第一导电层,位于所述衬底上,包括间隔设置的第一子导电结构、第二子导电结构和第二导电结构;
5、第二导电层,位于所述第一导电层上;
6、隔离结构,位于所述第一子导电结构和所述第二子导电结构之间且与所述第二导电层连接,用于将所述第一子导电结构与所述第二子导电结构电隔离;
7、接触插塞,位于所述第二导电结构与所述第二导电层之间,用于将所述第二导电结构与所述第二导电层电连接。
8、在一些实施例中,所述隔离结构的顶面平齐于所述接触插塞的顶面,所述隔离结构的底面低于所述接触插塞的底面,且所述隔离结构的底面不高于所述第一导电层的底面。
9、在一些实施例中,所述隔离结构和所述接触插塞均包括导电柱和围绕导电柱侧壁设置的绝缘层。<
10、在一些实施例中,所述半导体结构还包括:
11、第一介质层,位于所述衬底上,包括第一子介质层和第二子介质层;其中,所述第一子介质层位于所述第一导电层的侧壁及下方,所述第二子介质层覆盖所述第一导电层及所述第一子介质层;
12、第二介质层,位于所述第一介质层上。
13、在一些实施例中,所述第二子介质层沿所述衬底厚度方向的尺寸与所述第二介质层沿所述衬底厚度方向的尺寸之和大于或等于预设值;
14、所述隔离结构贯穿所述第二介质层和所述第二子介质层并延伸至所述第一子介质层中;
15、所述接触插塞贯穿所述第二介质层和所述第二子介质层并与所述第二导电结构接触。
16、在一些实施例中,所述第二子介质层沿所述衬底厚度方向的尺寸与所述第二介质层沿所述衬底厚度方向的尺寸之和小于预设值;
17、所述半导体结构还包括:位于所述第二介质层上的第三介质层;
18、所述隔离结构贯穿所述第三介质层、所述第二介质层及所述第二子介质层并延伸至所述第一子介质层中;
19、所述接触插塞贯穿所述第三介质层、所述第二介质层及所述第二子介质层并与所述第二导电结构接触。
20、在一些实施例中,所述第一介质层和所述第二介质层的材料不同;所述第二介质层和所述第三介质层的材料不同。
21、在一些实施例中,所述隔离结构在第一水平方向的尺寸大于所述接触插塞在第一水平方向的尺寸,所述隔离结构在第二水平方向的尺寸大于或等于所述第一子导电结构及所述第二子导电结构在第二水平方向的尺寸,所述第一水平方向为所述第一子导电结构和所述第二子导电结构的排布方向,所述第二水平方向为所述第一子导电结构和所述第二子导电结构的延伸方向。
22、在一些实施例中,所述衬底内包括有源区以及位于所述有源区上的栅极结构,所述有源区包括位于所述栅极结构相对两侧的第一源漏区和第二源漏区;
23、所述半导体结构还包括:第一连接柱和第二连接柱,所述第一连接柱电连接所述第一子导电结构和所述第一源漏区,所述第二连接柱电连接所述第二子导电结构和所述第二源漏区。
24、根据本公开实施例的第二方面,提供一种半导体结构的制备方法,包括:
25、提供衬底;
26、在所述衬底上形成初始第一导电层,所述初始第一导电层包括间隔设置的第一导电结构和第二导电结构;
27、在同一步骤中形成第一沟槽和第二沟槽,所述第一沟槽贯穿所述第一导电结构,以将所述第一导电结构分为第一子导电结构和第二子导电结构,所述第二沟槽位于所述第二导电结构的上方,且暴露所述第二导电结构的部分表面;所述第一子导电结构、所述第二子导电结构和所述第二导电结构形成为第一导电层;
28、在所述第一沟槽内形成隔离结构;
29、在所述第二沟槽内形成接触插塞;
30、在所述隔离结构和所述接触插塞上形成第二导电层。
31、在一些实施例中,所述方法还包括:
32、在形成所述初始第一导电层之前,在所述衬底上形成第一子介质层,所述第一子介质层位于所述初始第一导电层的侧壁及下方;
33、形成覆盖所述初始第一导电层及所述第一子介质层的第二子介质层,所述第一子介质层和所述第二子介质层形成为第一介质层;
34、在所述第一介质层上形成第二介质层。
35、在一些实施例中,所述第二子介质层沿所述衬底厚度方向的尺寸与所述第二介质层沿所述衬底厚度方向的尺寸之和大于或等于预设值;
36、所述在同一步骤中形成所述第一沟槽和所述第二沟槽,包括:
37、执行第一刻蚀工艺,所述第一沟槽贯穿所述第二介质层,并停止于所述第一介质层表面,所述第二沟槽停止于所述第二介质层内,且所述第一沟槽在第一水平方向的尺寸大于所述第二沟槽在第一水平方向的尺寸,所述第一水平方向为所述第一子导电结构和所述第二子导电结构的排布方向;
38、执行第二刻蚀工艺,所述第一沟槽贯穿所述第二子介质层,并停止于所述第一导电结构表面,所述第二沟槽停止于所述第二介质层内,所述第一介质层和所述第二介质层的刻蚀选择比不同;
39、执行第三刻蚀工艺,所述第一沟槽贯穿所述第一导电结构,所述第二沟槽暴露所述第二导电结构的部分表面。
40、在一些实施例中,所述第二子介质层沿所述衬底厚度方向的尺寸与所述第二介质层沿所述衬底厚度方向的尺寸之和小于预设值;
41、所述方法还包括:在所述第二介质层上形成第三介质层;
42、所述在同一步骤中形成所述第一沟槽和所述第二沟槽,包括:
43、执行第四刻蚀工艺,所述第一沟槽贯穿所述第三介质层,并停止于所述第二介质层表面,所述第二沟槽停止于所述第三介质层内,且所述第一沟槽在第一水平方向的尺寸大于所述第二沟槽在第一水平方向的尺寸,所述第一水平方向为所述第一子导电结构和所述第二子导电结构的排布方向;
44、执行第五刻蚀工艺,所述第一沟槽贯穿所述第二介质层和所述第二子介质层,并停止于所述第一导电结构表面,所述第二沟槽贯穿所述第三介质层,并停止于所述第二介质层内,所述第二介质层和所述第三介质层的刻蚀选择比不同;
45、执行第六刻蚀工艺,所述第一沟槽贯穿所述第一导电结构,所述第二沟槽暴露所述第二导电结构的部分表面。
46、在一些实施例中本文档来自技高网...
【技术保护点】
1.一种半导体结构,其特征在于,包括:
2.根据权利要求1所述的半导体结构,其特征在于,
3.根据权利要求1所述的半导体结构,其特征在于,
4.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括:
5.根据权利要求4所述的半导体结构,其特征在于,所述第二子介质层沿所述衬底厚度方向的尺寸与所述第二介质层沿所述衬底厚度方向的尺寸之和大于或等于预设值;
6.根据权利要求4所述的半导体结构,其特征在于,
7.根据权利要求6所述的半导体结构,其特征在于,
8.根据权利要求1至7任一项所述的半导体结构,其特征在于,
9.根据权利要求1至7任一项所述的半导体结构,其特征在于,
10.一种半导体结构的制备方法,其特征在于,包括:
11.根据权利要求10所述的方法,其特征在于,所述方法还包括:
12.根据权利要求11所述的方法,其特征在于,
13.根据权利要求11所述的方法,其特征在于,
14.根据权利要求10所述的方法,其特征在
15.根据权利要求10所述的方法,其特征在于,所述衬底内包括有源区以及位于所述有源区上的栅极结构,所述有源区包括位于所述栅极结构相对两侧的第一源漏区和第二源漏区;
...【技术特征摘要】
1.一种半导体结构,其特征在于,包括:
2.根据权利要求1所述的半导体结构,其特征在于,
3.根据权利要求1所述的半导体结构,其特征在于,
4.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括:
5.根据权利要求4所述的半导体结构,其特征在于,所述第二子介质层沿所述衬底厚度方向的尺寸与所述第二介质层沿所述衬底厚度方向的尺寸之和大于或等于预设值;
6.根据权利要求4所述的半导体结构,其特征在于,
7.根据权利要求6所述的半导体结构,其特征在于,
8.根据权利要求1至7任一项所述的半导体结构,其特征在于,
...
【专利技术属性】
技术研发人员:李浩然,杨志,
申请(专利权)人:长鑫存储技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。