【技术实现步骤摘要】
本专利技术涉及电路版图设计领域，具体涉及一种多通道数据传输接口时钟树版图结构及其使用方法、电子设备。
技术介绍
1、在硬件电路中，进行多通道数据传输时，需要将输入的时钟进行同步输入多个数据传输通道，以实现时钟同步。在相关技术中，通过多级缓冲器使得时钟到达每一路数据传输通道一致，且每一路时钟经过的缓冲器级数相同，即，时钟信号经过相同的传输路径，到达每个数据传输通道的时钟沿对齐。为使得每条传输链路相同，在一些靠近时钟信号的数据链路必须通过绕线的方式形成更长的延时，以保证所有路径的一致性，不仅占用更多的信道，还加大了时钟树版图的设计难度，不利于高速信号的传输，增加信号间的串扰，因缓冲器的增加，使得电路模块的面积增大、无法实现对芯片的小型化，还使得芯片成本增加。
2、因此，如何提供一种缓冲器少、高度集成的多通道数据传输接口时钟数版图结构，是目前亟需解决的问题。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术提供一种多通道数据传输接口时钟树版图结构，以解决上述技术问题中的至少之一。
2、为达到上述目的及其他相关目的，本申请提供的技术方案如下。
3、第一方面，本申请提供了一种多通道数据传输接口时钟树版图结构，包括：
4、时钟输入接口，其接入本地时钟信号；
5、多组数据传输单元，其包括多组数据传输通道；
6、可调节延迟电路，其设置于所述时钟输入接口和多组所述数据传输单元之间，所述可调节延迟电路的控制端输入时钟延迟控
7、于本专利技术的一实施例中，所述可调节延迟电路包括多个时钟延迟单元，每个所述时钟延迟单元的输入端接所述时钟输入接口，多个所述时钟延迟单元的输出端与多组所述数据传输单元一一对应连接。
8、于本专利技术的一实施例中，所述时钟树版图结构还包括多个缓存器，多个所述缓冲器的输入端与多个所述时钟延迟单元的输出端一一对应连接，多个所述缓冲器的输出端与所述多组数据传输单元一一对应连接。
9、于本专利技术的一实施例中，所述时钟延迟单元包括第一电阻、n个传输门及n个第一电容，第i+1个第一电容的容值为第i个第一电容的容值的预设倍数，所述第一电阻的第一端经所述第i个传输门、第i个第一电容后接地，其中，n个传输门的控制端接所述时钟延迟控制信号，所述第一电容的第二端为所述时钟延迟单元的输入端，所述第一电阻和所述传输门的公共端为所述时钟延迟单元的输出端，其中，n≥2，1≤i≤n的正整数。
10、于本专利技术的一实施例中，所述时钟延迟单元还包括第一反相器和第二反相器，所述第一反相器的输出端经所述第一电阻后接所述第二反相器的输入端，所述第一反相器的输入端为所述时钟延迟单元的输入端，所述第二反相器的输出端为所述时钟延迟单元的输出端。
11、第二方面，本申请还提供一种多通道数据传输接口时钟树版图结构的使用方法，应用于如前所描述的多通道数据传输接口时钟树版图结构，包括：
12、获取所述时钟树版图结构；
13、将所述时钟树版图结构中的多组数据传输通道划分为多组所述数据传输单元；
14、根据所述时钟树版图结构中时钟输入接口与多组所述数据传输单元的位置关系确定多个所述时钟延迟控制信号；
15、基于多个所述时钟延迟控制信号调节所述可调节延迟电路的时钟延迟，以使多个所述数据传输通道同步接收时钟信号。
16、于本专利技术的一实施例中，将所述时钟树版图结构中的多组数据传输通道划分为多组所述数据传输单元，包括：获取多组所述数据传输通道的通道总数；基于预设分组条件将所述通道总数划分为多组所述数据传输单元。
17、于本专利技术的一实施例中，根据所述时钟树版图结构中时钟输入接口与多组所述数据传输单元的位置关系确定多个所述时钟延迟控制信号，包括：根据所述时钟输入接口与多组所述数据传输单元的位置关系确定对应的多个时钟传输线路；基于多个所述时钟传输线路生成多个所述时钟延迟控制信号的值。
18、于本专利技术的一实施例中，在根据所述时钟树版图结构中时钟输入接口与多组所述数据传输单元的位置关系确定多个所述时钟延迟控制信号之前，还包括：根据多组所述数据传输单元之间的位置关系和预设调节步长确定所述时钟延迟控制信号的配置位数。
19、第三方面，本申请还提供一种电子设备，其包括一个或多个如前所描述的多通道数据传输接口时钟树版图结构。
20、本申请提供一种多通道数据传输接口时钟树版图结构及其使用方法、电子设备，该时钟树版图结构包括时钟输入接口、多组数据传输单元及可调节延迟电路，通过对可调节延迟电路输入不同的时钟延迟控制信号，将时钟输入接口输入的本地时钟信号经可调节延迟电路调节后同步输出至多组数据传输单元中的各个数据传输通道。本申请提供的多通道数据传输接口时钟树版图结构缓冲器级数少，减少了芯片面积，降低硬件成本，提高了芯片的集成度；因缓冲器级数变少，版图设计难度降低，避免多级绕线造成版图寄生，便于信号的高速传输。
21、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。
本文档来自技高网...【技术保护点】
1.一种多通道数据传输接口时钟树版图结构，其特征在于，包括：
2.根据权利要求1所述的多通道数据传输接口时钟树版图结构，其特征在于，所述可调节延迟电路包括多个时钟延迟单元，每个所述时钟延迟单元的输入端接所述时钟输入接口，多个所述时钟延迟单元的输出端与多组所述数据传输单元一一对应连接。
3.根据权利要求2所述的多通道数据传输接口时钟树版图结构，其特征在于，所述时钟树版图结构还包括多个缓存器，多个所述缓冲器的输入端与多个所述时钟延迟单元的输出端一一对应连接，多个所述缓冲器的输出端与所述多组数据传输单元一一对应连接。
4.根据权利要求2所述的多通道数据传输接口时钟树版图结构，其特征在于，所述时钟延迟单元包括第一电阻、N个传输门及N个第一电容，第i+1个第一电容的容值为第i个第一电容的容值的预设倍数，所述第一电阻的第一端经所述第i个传输门、第i个第一电容后接地，其中，N个传输门的控制端接所述时钟延迟控制信号，所述第一电阻的第二端为所述时钟延迟单元的输入端，所述第一电阻和所述传输门的公共端为所述时钟延迟单元的输出端，其中，N≥2，1≤i≤N的正整数。p>
5.根据权利要求4所述的多通道数据传输接口时钟树版图结构，其特征在于，所述时钟延迟单元还包括第一反相器和第二反相器，所述第一反相器的输出端经所述第一电阻后接所述第二反相器的输入端，所述第一反相器的输入端为所述时钟延迟单元的输入端，所述第二反相器的输出端为所述时钟延迟单元的输出端。
6.一种多通道数据传输接口时钟树版图结构的使用方法，其特征在于，应用于权利要求1-5任一项所述的多通道数据传输接口时钟树版图结构，包括：
7.根据权利要求6所述的多通道数据传输接口时钟树版图结构的使用方法，其特征在于，将所述时钟树版图结构中的多组数据传输通道划分为多组所述数据传输单元，包括：
8.根据权利要求6所述的多通道数据传输接口时钟树版图结构的使用方法，其特征在于，根据所述时钟树版图结构中时钟输入接口与多组所述数据传输单元的位置关系确定多个所述时钟延迟控制信号，包括：
9.根据权利要求8所述的多通道数据传输接口时钟树版图结构的使用方法，其特征在于，在根据所述时钟树版图结构中时钟输入接口与多组所述数据传输单元的位置关系确定多个所述时钟延迟控制信号之前，还包括：根据多组所述数据传输单元之间的位置关系和预设调节步长确定所述时钟延迟控制信号的配置位数。
10.一种电子设备，其特征在于，包括一个或多个如权利要求1-5所述任一项多通道数据传输接口时钟树版图结构。
...【技术特征摘要】
1.一种多通道数据传输接口时钟树版图结构，其特征在于，包括：
2.根据权利要求1所述的多通道数据传输接口时钟树版图结构，其特征在于，所述可调节延迟电路包括多个时钟延迟单元，每个所述时钟延迟单元的输入端接所述时钟输入接口，多个所述时钟延迟单元的输出端与多组所述数据传输单元一一对应连接。
3.根据权利要求2所述的多通道数据传输接口时钟树版图结构，其特征在于，所述时钟树版图结构还包括多个缓存器，多个所述缓冲器的输入端与多个所述时钟延迟单元的输出端一一对应连接，多个所述缓冲器的输出端与所述多组数据传输单元一一对应连接。
4.根据权利要求2所述的多通道数据传输接口时钟树版图结构，其特征在于，所述时钟延迟单元包括第一电阻、n个传输门及n个第一电容，第i+1个第一电容的容值为第i个第一电容的容值的预设倍数，所述第一电阻的第一端经所述第i个传输门、第i个第一电容后接地，其中，n个传输门的控制端接所述时钟延迟控制信号，所述第一电阻的第二端为所述时钟延迟单元的输入端，所述第一电阻和所述传输门的公共端为所述时钟延迟单元的输出端，其中，n≥2，1≤i≤n的正整数。
5.根据权利要求4所述的多通道数据传输接口时钟树版图结构，其特征在于，所述时钟延迟单元还包括第一反相器和...
【专利技术属性】
技术研发人员：金晴晴，田陌晨，温德鑫，祝俊东，王彧，
申请(专利权)人：奇异摩尔上海集成电路设计有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。