System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 泄漏补偿的动态锁存器制造技术_技高网
当前位置: 首页 > 专利查询>英特尔公司专利>正文

泄漏补偿的动态锁存器制造技术

技术编号:43922627 阅读:2 留言:0更新日期:2025-01-03 13:26
本公开提供了泄漏补偿的动态锁存器。一些实施例包括:锁存器的输入级,用来接收输入数据信息和时钟信息;耦合到输入级的存储器节点,用来存储基于输入数据信息的信息;耦合到存储器节点的锁存器的输出级,该输出级包括输出节点,用来基于存储在存储器节点处的信息提供输出数据信息;第一电路,用来在存储器节点和输入级中的第一节点之间提供第一电路路径;以及第二电路,用来在存储器节点和输入级中的第二节点之间提供第二电路路径。

【技术实现步骤摘要】

本文描述的实施例与存储器电路有关。一些实施例涉及动态锁存器。


技术介绍

1、锁存器被广泛使用在许多电子设备或系统中,例如计算机、平板设备、蜂窝电话以及物联网(internet of things,iot)。锁存器是用于存储数据的存储器电路。不同类型的锁存器包括动态锁存器和静态锁存器。这些锁存器以电荷形式存储数据。与典型的动态锁存器相比,典型的静态锁存器可以在相对较长的时间间隔内保持所存储数据的值。在典型的静态锁存器中,只要向静态锁存器提供电力,反映所存储的数据的值的电荷就能保持相对不变。与典型的静态锁存器相比,典型的动态锁存器可以按更高的速度操作。然而,典型的动态锁存器只能在较短的时间间隔内保持(反映所存储的数据的值的)电荷。因此,包含动态锁存器的设备经常会有刷新周期(刷新操作),以周期性地刷新(例如,更新)动态锁存器中的电荷存储,以使得存储的数据在特定(预定)的时间间隔中保持有效。静态锁存器可以用来代替动态锁存器,以避免刷新周期。然而,静态锁存器的尺寸通常比动态锁存器大。较大的尺寸可能导致静态锁存器比动态锁存器消耗更多的功率。从而,在操作速度、设备面积、功率消耗或这些因素的组合是设备主要关注点的设备中,动态锁存器通常比静态锁存器更优选。随着技术的进步,一些动态锁存器的尺寸可以极小。在一定的小尺寸下,在形成动态锁存器的晶体管处可能会发生电荷泄漏。电荷泄漏可导致动态锁存器中存储的数据变得无效。在泄漏电荷导致存储的数据变得无效之前,可以使用较高的刷新率来保持存储的数据有效。然而,较高的刷新率可能不适合于一些设备。另外,较高的刷新率会导致功率消耗增大。


技术实现思路

1、本公开的一方面提供了一种装置。该装置包括:锁存器的输入级,用来接收输入数据信息和时钟信息;耦合到输入级的存储器节点,用来存储基于输入数据信息的数据信息;耦合到存储器节点的锁存器的输出级,该输出级包括输出节点,用来基于存储在存储器节点处的数据信息提供输出数据信息;第一电路,用来在存储器节点和输入级中的第一节点之间提供第一电路路径;以及第二电路,用来在存储器节点和输入级中的第二节点之间提供第二电路路径。

2、本公开的另一方面提供了一种装置。该装置包括:锁存器的输入级,用来接收输入数据信息和时钟信息,输入级耦合到第一供电节点和第二供电节点;耦合到输入级的存储器节点,用来存储基于输入数据信息的数据信息;耦合到存储器节点的锁存器的输出级,该输出级包括输出节点,用来基于存储在存储器节点处的数据信息提供输出数据信息;第一电路,用来在存储器节点和第一供电节点之间提供第一电路路径;第二电路,用来在存储器节点和第二供电节点之间提供第二电路路径;以及第三电路,用来基于存储在存储器节点处的信息向第一电路和第二电路提供控制信息。

3、本公开的另一方面提供了一种方法。该方法包括:在动态锁存器的第一状态期间,在动态锁存器的数据输入节点处接收输入数据信息;在第一状态期间,在动态锁存器的节点处存储数据信息,节点处的数据信息的值是基于输入数据信息的值的;并且在动态锁存器的第二状态期间,激活耦合在节点和供电节点之间的电路路径。

本文档来自技高网...

【技术保护点】

1.一种装置,包括:

2.如权利要求1所述的装置,其中,所述输入级包括彼此串联耦合在第一供电节点和第二供电节点之间的晶体管,所述晶体管包括各自的栅极,并且所述晶体管的栅极中的至少一者用来接收所述输入数据信息。

3.如权利要求2所述的装置,其中,所述晶体管的栅极中的至少一者用来接收所述时钟信息。

4.如权利要求2所述的装置,其中:

5.如权利要求2所述的装置,其中:

6.如权利要求1所述的装置,其中,所述输入级包括:

7.如权利要求1所述的装置,其中,所述输入级包括:

8.如权利要求1所述的装置,其中,所述装置包括电路,该电路包括时钟分发网络和数据路径中的至少一者,并且其中,所述锁存器是动态锁存器,并且所述时钟分发网络和数据路径中的至少一者包括所述动态锁存器。

9.如权利要求1所述的装置,其中,所述装置包括处理器,所述处理器包括所述输入级、所述存储器节点、所述输出级、所述第一电路、以及所述第二电路。

10.一种装置,包括:

11.如权利要求10所述的装置,其中:</p>

12.如权利要求10所述的装置,其中:

13.如权利要求10所述的装置,其中:

14.如权利要求10所述的装置,其中:

15.如权利要求10所述的装置,其中,所述输入级包括:

16.如权利要求10所述的装置,还包括连接器,以及耦合到所述连接器的集成电路(IC)芯片,所述IC芯片包括所述输入级、所述存储器节点、所述输出级、所述第一电路、所述第二电路、以及所述第三电路,其中,所述连接器符合以下各项中的至少一项:通用串行总线(USB)、高清晰度多媒体接口(HDMI)、Thunderbolt、快速外围组件互连(PCIe)、以及以太网规范。

17.一种方法,包括:

18.如权利要求17所述的方法,其中,激活所述电路路径包括接通所述电路路径的晶体管;并且

19.如权利要求17所述的方法,其中,激活所述电路路径包括接通所述电路路径的p型晶体管。

20.如权利要求17所述的方法,其中,激活所述电路路径包括接通所述电路路径的n型晶体管。

...

【技术特征摘要】

1.一种装置,包括:

2.如权利要求1所述的装置,其中,所述输入级包括彼此串联耦合在第一供电节点和第二供电节点之间的晶体管,所述晶体管包括各自的栅极,并且所述晶体管的栅极中的至少一者用来接收所述输入数据信息。

3.如权利要求2所述的装置,其中,所述晶体管的栅极中的至少一者用来接收所述时钟信息。

4.如权利要求2所述的装置,其中:

5.如权利要求2所述的装置,其中:

6.如权利要求1所述的装置,其中,所述输入级包括:

7.如权利要求1所述的装置,其中,所述输入级包括:

8.如权利要求1所述的装置,其中,所述装置包括电路,该电路包括时钟分发网络和数据路径中的至少一者,并且其中,所述锁存器是动态锁存器,并且所述时钟分发网络和数据路径中的至少一者包括所述动态锁存器。

9.如权利要求1所述的装置,其中,所述装置包括处理器,所述处理器包括所述输入级、所述存储器节点、所述输出级、所述第一电路、以及所述第二电路。

10.一种装置,包括:

11.如权利...

【专利技术属性】
技术研发人员:加内桑·艾尔阿努帕玛·A·塔普洛阿南塔克里希南·庞尼莱斯·拉金德兰
申请(专利权)人:英特尔公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1