【技术实现步骤摘要】
所属的技术人员能够理解，本公开的各个方面可以实现为系统、方法或程序产品。因此，本公开的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。其中方法实施例描述得比较简单，相关之处请参见系统实施例的说明部分。本公开并不局限于上文所描述并在图中示出的特定步骤和结构。本领域的技术人员可以在领会本公开的精神之后，作出各种改变、修改和添加，或者改变步骤之间的顺序。并且，为了简明起见，这里省略对已知方法技术的详细描述。在本公开所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些端口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本公开各个实施例中的各功能单元
技术介绍
1、在半导体技术的发展过程中，诸如动态随机存取存储器(dynamic random accessmemory，dram)等存储器往往涉及到各种地址信息。
2、然而，现阶段无法对地址信息进行计数统计。
3、因此，如何对存储器中各地址信息进行准确计数成为了亟待解决的技术问题。
4、需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
1、本公开提供一种内容可寻址存储装置及内容可寻址存储控制器，至少在一定程度上克服相关技术中无法对存储器中各地址信息进行准确统计的问题。
2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
3、根据本公开的一个方面，提供了一种内容可寻址存储装置，包括：
4、n个地址寄存器，分别用于存储不同的地址信息，n为任意正整数；
5、n个计数器电路，与n个地址寄存器一一对应，分别用于存储各自对应的地址寄存器的计数值；
6、n个地址比较电路，与n个地址寄存器一一对应，每一地址比较电路用于将输入地址与其对应的地址寄存器所存储的地址信息进行匹配；其中
7、当输入地址与其中一个地址寄存器存储的地址信息匹配，该地址寄存器对应的计数器电路的计数值增加；
8、当输入地址与n个地址寄存器存储的地址信息均不匹配、且n个地址寄存器均存储有地址信息时，第一计数器电路及其对应的第一地址寄存器重置，第一地址寄存器存储输入地址，第一计数器电路增加其计数值，其他未重置的计数器电路减少其计数值，其中，第一计数器电路是基于计数值在n个计数器电路中确定的待重置计数器；
9、当输入地址与n个地址寄存器中已存储的地址信息均不匹配、且存在第二地址寄存器时，输入地址存储至第二地址寄存器且增加与其对应的第二计数器电路的计数值，第二地址寄存器是n个地址寄存器中未存储有地址信息的地址寄存器。
10、在一个实施例中，当输入地址与n个地址寄存器存储的地址信息均不匹配、n个地址寄存器均存储有地址信息时，计数值小于或等于预设次数阈值的目标计数器电路为第一计数器电路，其中，目标计数器电路对应的第一地址寄存器的重置用于清除所存储的噪声地址；
11、当输入地址与n个地址寄存器存储的地址信息均不匹配、n个地址寄存器均存储有地址信息、且不存在目标计数器电路时，计数值最小的其中一个计数器电路作为第一计数器电路。
12、在一个实施例中，计数值为m位二进制数据，第i个计数器电路包括m级计数单元，其中，第j级计数单元用于记录m位二进制数据的第j位，i为小于或等于n的任意正整数，m为任意正整数，j为小于或等于m的任意正整数；
13、其中，在增加第i个计数器电路的计数值时，m级计数单元用于将原有的计数值加1，得到增加后的计数值；
14、以及，在减少第i个计数器电路的计数值时，m级计数单元用于存储将原有的计数值减1后所得到的减少后的计数值，。
15、在一个实施例中，第j级计数单元包括m级dff触发器中的第j级dff触发器，
16、其中，第j级dff触发器的反相输出端与第j+1级dff触发器的触发端连接，第j级dff触发器用于根据所接收的触发信号将所记录数据进行0与1的切换，以及在所记录数据由1切换至0时，向第j+1级dff触发器发送触发信号，其中，第一级dff触发器的触发端与第i个地址比较电路的输出端连接，用于在第i个地址比较电路输出第一计数信号时进行0与1的切换，其中，第i个地址比较电路在输入地址与第i个地址寄存器存储的地址信息匹配时输出第一计数信号；
17、以及，第j级dff触发器包括复位端以及置位端，第j级dff触发器还用于：通过复位端接收第一复位信号的第j位，以及通过置位端接收第一置位信号的第j位，以及根据第一复位信号的第j位和第一置位信号的第j位，将所记录的数据调整为减少后的计数值的第j位二进制数据，
18、其中，第一复位信号和第一置位信号是内容可寻址存储控制器生成的，用于将m级计数单元所存储的数值调整为所述减少后的计数值。
19、在一个实施例中，装置还包括n个状态查询电路，n个状态查询电路与n个地址寄存器一一对应，
20、其中，第i个状态查询电路用于在第i个地址寄存器存储有地址信息的情况下，输出用于表征第i个地址寄存器处于存储状态的第一状态信号；以及，在第i个地址寄存器未存储有地址信息的情况下，输出用于表征第i个地址寄存器处于空闲状态的第二状态信号。
21、在一个实施例中，第一本文档来自技高网...
【技术保护点】
1.一种内容可寻址存储装置，其特征在于，包括：
2.根据权利要求1所述的装置，其特征在于，
3.根据权利要求1所述的装置，其特征在于，所述计数值为M位二进制数据，第i个计数器电路包括M级计数单元，其中，第j级计数单元用于记录所述M位二进制数据的第j位，i为小于或等于N的任意正整数，M为任意正整数，j为小于或等于M的任意正整数；
4.根据权利要求3所述的装置，其特征在于，所述第j级计数单元包括M级DFF触发器中的第j级DFF触发器，
5.根据权利要求1所述的装置，其特征在于，所述装置还包括N个状态查询电路，所述N个状态查询电路与所述N个地址寄存器一一对应，
6.根据权利要求5所述的装置，其特征在于，
7.根据权利要求6所述的装置，其特征在于，
8.根据权利要求1所述的装置，其特征在于，所述输入地址包括P位，
9.根据权利要求1所述的装置，其特征在于，所述输入地址为芯片控制器发送的访问物理行的行地址；
10.一种内容可寻址存储控制器，其特征在于，所述控制器用于控制如权利要求1-
...【技术特征摘要】
1.一种内容可寻址存储装置，其特征在于，包括：
2.根据权利要求1所述的装置，其特征在于，
3.根据权利要求1所述的装置，其特征在于，所述计数值为m位二进制数据，第i个计数器电路包括m级计数单元，其中，第j级计数单元用于记录所述m位二进制数据的第j位，i为小于或等于n的任意正整数，m为任意正整数，j为小于或等于m的任意正整数；
4.根据权利要求3所述的装置，其特征在于，所述第j级计数单元包括m级dff触发器中的第j级dff触发器，
5.根据权利要求1所述的装置，其特征在...
【专利技术属性】
技术研发人员：刘勇，谢延鹏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。