System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体装置及其制造方法制造方法及图纸_技高网

半导体装置及其制造方法制造方法及图纸

技术编号:43890444 阅读:1 留言:0更新日期:2025-01-03 13:05
本公开提供了一种半导体装置及其制造方法。该半导体装置包括:基板;被设置在基板之上的图案;是导电的并且被设置在该图案之上的硬掩模图案,硬掩模图案包括下部硬掩模图案和在下部硬掩模图案之上的上部硬掩模图案;被设置在硬掩模图案之上并且通过硬掩模图案电连接到图案的导电图案;以及覆盖图案的侧壁和下部硬掩模图案的侧壁的绝缘层,其中上部硬掩模图案被设置为从绝缘层突出。

【技术实现步骤摘要】

本专利文件涉及半导体技术,并且具体地涉及一种包括导电硬掩模的半导体装置及其制造方法


技术介绍

1、最近,随着电子电器朝着小型化、低功耗、高性能、多功能等的趋势发展,本领域已经需要能够将信息存储在诸如计算机、便携式通信设备等各种电子电器中的半导体装置,并且已经对半导体装置进行了研究。这样的半导体装置包括可以使用根据施加的电压或电流使其在不同电阻状态之间切换的特性来存储数据的半导体装置,例如rram(电阻随机存取存储器)、pram(相变随机存取存储器)、fram(铁电随机存取存储器)、mram(磁随机存取存储器)、一次性可编程存储器等。


技术实现思路

1、在一个实施例中,一种半导体装置可以包括:基板;被设置在基板之上的图案;是导电的并且被设置在图案之上的硬掩模图案,硬掩模图案包括下部硬掩模图案和在下部硬掩模图案之上的上部硬掩模图案;被设置在硬掩模图案之上并且通过硬掩模图案电连接到图案的导电图案;以及覆盖图案的侧壁和下部硬掩模图案的侧壁的绝缘层,其中上部硬掩模图案被设置为从绝缘层突出。

2、在另一实施例中,一种用于制造半导体装置的方法可以包括:在基板之上形成蚀刻目标层;在蚀刻目标层之上形成初始硬掩模图案,初始硬掩模图案包括导电材料;通过使用初始硬掩模图案作为蚀刻屏障对蚀刻目标层进行蚀刻来形成图案;形成绝缘层,绝缘层填充图案与另一图案之间的空间并且暴露初始硬掩模图案,另一图案与图案相邻;将初始硬掩模图案暴露于第一元素以形成硬掩模图案,硬掩模图案所具有的体积比初始硬掩模图案的体积大;以及在硬掩模图案之上形成导电图案。

本文档来自技高网...

【技术保护点】

1.一种半导体装置,包括:

2.根据权利要求1所述的半导体装置,其中所述上部硬掩模图案的宽度比所述下部硬掩模图案的宽度大。

3.根据权利要求1所述的半导体装置,其中所述下部硬掩模图案的所述侧壁和所述图案的所述侧壁彼此对准。

4.根据权利要求1所述的半导体装置,其中:

5.根据权利要求4所述的半导体装置,其中:

6.根据权利要求1所述的半导体装置,其中所述绝缘层包括沿着所述图案的侧壁和所述下部硬掩模图案的侧壁形成的保护图案,以及填充由所述保护图案限定的空间的绝缘图案。

7.根据权利要求6所述的半导体装置,其中所述上部硬掩模图案覆盖所述保护图案的上表面的至少一部分。

8.根据权利要求1所述的半导体装置,其中所述上部硬掩模图案覆盖所述绝缘层的上表面的一部分。

9.根据权利要求1所述的半导体装置,其中:

10.根据权利要求9所述的半导体装置,其中所述第二导线沿着所述绝缘层的上表面和所述上部硬掩模图案的表面设置。

11.根据权利要求9所述的半导体装置,还包括:

>12.根据权利要求9所述的半导体装置,还包括:

13.根据权利要求1所述的半导体装置,其中所述图案包括磁隧道结结构。

14.一种用于制造半导体装置的方法,包括:

15.根据权利要求14所述的方法,其中所述初始硬掩模图案的所述导电材料具有当所述导电材料与所述第一元素反应时所述导电材料的体积增大的特性。

16.根据权利要求15所述的方法,其中:

17.根据权利要求14所述的方法,其中所述硬掩模图案所具有的厚度比所述初始硬掩模图案的厚度大。

18.根据权利要求14所述的方法,其中所述硬掩模图案包括下部硬掩模图案和上部硬掩模图案,所述下部硬掩模图案的侧壁被所述绝缘层包围,所述上部硬掩模图案位于所述下部硬掩模图案之上并且从所述绝缘层突出。

19.根据权利要求18所述的方法,其中所述上部硬掩模图案的宽度比所述下部硬掩模图案的宽度大。

20.根据权利要求14所述的方法,其中:

...

【技术特征摘要】

1.一种半导体装置,包括:

2.根据权利要求1所述的半导体装置,其中所述上部硬掩模图案的宽度比所述下部硬掩模图案的宽度大。

3.根据权利要求1所述的半导体装置,其中所述下部硬掩模图案的所述侧壁和所述图案的所述侧壁彼此对准。

4.根据权利要求1所述的半导体装置,其中:

5.根据权利要求4所述的半导体装置,其中:

6.根据权利要求1所述的半导体装置,其中所述绝缘层包括沿着所述图案的侧壁和所述下部硬掩模图案的侧壁形成的保护图案,以及填充由所述保护图案限定的空间的绝缘图案。

7.根据权利要求6所述的半导体装置,其中所述上部硬掩模图案覆盖所述保护图案的上表面的至少一部分。

8.根据权利要求1所述的半导体装置,其中所述上部硬掩模图案覆盖所述绝缘层的上表面的一部分。

9.根据权利要求1所述的半导体装置,其中:

10.根据权利要求9所述的半导体装置,其中所述第二导线沿着所述绝缘层的上表面和所述上部硬掩模图案的表面设置。

<...

【专利技术属性】
技术研发人员:尹宗珉董且德
申请(专利权)人:爱思开海力士有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1