有效减小扇出型板级封装基板翘曲的塑封芯片封装结构制造技术

一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，包括:S1，在承载板上形成粘贴膜层；S2，在带粘贴膜层承载板上放置芯片；S3，在另一带粘贴膜层承载板上放置塑封填充小块；S4，将S2和S3所得结构通过塑封工艺整合在一起，得到复合体；S5，拆除复合体正反面承载板和粘贴膜层；S6，在复合体芯片面形成第一绝缘层；S7，在复合体第一绝缘层上形成第一金属重布线层；S8，在复合体第一金属重布线层上形成第二绝缘层；S9，在复合体第二绝缘层上形成第二金属重布线层；S10，在复合体第二金属重布线层完成植球；S11，切割得到单颗Die。本结构可实现在较小封装基板翘曲度下的芯片封装工艺，能极大的提高封装效率，显著降低加工成本。

【技术实现步骤摘要】

本专利技术涉及半导体芯片封装，特别涉及一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构。

技术介绍

1、随着手机、电脑、数码相加等移动消费型电子产品对应功能集成、大存储空间、高可靠性及小型化封装的要求程度越来越高，小型化、轻量化、高性能、多功能、高可靠性和低成本的电子产品的总体发展趋势使得单一芯片上的晶体管数目不再是面临的主要挑战，而是要发展更先进的封装及时来满足产品轻、薄、短、小以及与系统整合的需求。扇出型晶圆级封装(fan-out wafer level package，fowlp)作为晶圆级封装的一种，其针对输入/输出端口(input/output，i/o)数量多，集成灵活性高(可实现垂直和水平方向多芯片集成)的主要先进封装工艺，多用于多芯片、厚度超薄封装和三维系统级封装等。同时，fowlp技术的出现极大地增加了封装体的i/o数量，契合了芯片多功能化的发展方向。但由于市场需求日益增大，为了突破现有的方式，将pcb板级生产理念结合半导体晶圆级封装方法，打破原有晶圆的尺寸限制，有必要提出一种可以容纳更多i/o数、减小芯片尺寸和厚度、整合更多异质芯片达到封装小型化需求，能够有效降低生产成本，提高生产效率，最终应用于消费性、高速运算和专业性电子产品等应用的封装技术。

2、基于以上多种封装需求，扇出型板级封装(fan-out panel level package，foplp)技术应运而生。foplp工艺流程与fowlp不同之处在于在其采用较大的面板代替了晶圆，使用的材料、设备以及产品的线宽线距等存在差别。foplp技术的出现，能有效的实现更大面积整体封装，进一步增加封装效率，降低封装成本，拥有更广阔的发展前景。目前foplp样品尺寸已从最初的300*300mm逐渐的发展到500*500mm、600*600mm，甚至更大的封装尺寸。与fowlp技术相比，foplp技术具有更低的成本、灵活的设计、良好的电热性能、多样的商业模式以及广阔的应用领域的优势。但是现有的foplp技术通过塑封料对芯片进行包埋，在后续制程因扇出型封装结构受力不均匀，导致板级产品出现较严重的翘曲问题，导致制造生产效率会大幅降低，增加了生产成本。因此如何有效减小扇出型板级封装基板在制造过程中产生的翘曲一直是foplp技术中亟待解决的热点问题。

技术实现思路

1、为解决上述技术问题，本专利技术的目的在于提供一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构。通过将两块带粘贴芯片(或填充小块)承载板通过塑封工艺整合在一起形成的新型复合体，能有效降低封装基板的翘曲程度；该芯片封装结构可以实现在较小封装基板翘曲度下的芯片封装工艺，能极大的提高封装效率，显著降低加工成本。

2、为实现上述技术目的，达到上述技术效果，本专利技术提供一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，包括：

3、粘合膜组件，粘合膜组件包括承载板、粘合在承载板上的粘合膜层；粘合膜组件分为承载板下表面和粘合膜层上表面；

4、置于一个粘合膜组件的粘合膜层上表面的芯片组件，形成芯片组件结构，芯片组件包括芯片、芯片导电结构，芯片正面朝下，芯片导电结构与粘合膜层上表面粘合；

5、置于另一个粘合膜组件的粘合膜层上表面的塑封填充小块，形成塑封填充小块结构；

6、将所述芯片组件结构、塑封填充小块结构通过塑封整合在一起的塑封结构，芯片组件结构、塑封填充小块结构之间形成塑封层，且芯片与塑封填充小块面向设置；

7、拆除所述塑封结构的双面承载板和粘合膜层，得到复合体结构，复合体结构分别为结构背面和结构正面；

8、在复合体结构的结构正面设置第一绝缘层并形成导电通孔结构；在所述导电通孔结构上设置第一金属重布线；在所述第一金属重布线结构上设置第二绝缘层并形成导电通孔结构；在第二绝缘层的导电通孔结构上设置第二金属重布线，在第二金属重布线结构上完成植球，球为导电锡球。

9、进一步，对植球结构切割得到单颗die。

10、进一步，在塑封结构塑封整合过程中，带粘贴芯片承载板须放置在下方；固态塑封料均匀撒在带粘贴芯片承载板面及芯片背面上；带塑封填充小块的承载板须放置在上方。

11、进一步，承载板材料为金属、硅基、玻璃或其他材料，承载板尺寸为300*300mm、450*450mm、500*500mm、600*600mm或其他尺寸；优选，承载板材料为钢板，承载板尺寸为600*600mm。

12、进一步，塑封填充小块材料为硅基、玻璃或其他材料；优选，填充小块材料为硅基。

13、进一步，绝缘层的材料为环氧树脂、氧化硅绝缘材料或其他绝缘材料；优选，绝缘层材料为感光性环氧树脂。

14、进一步，金属重布线层的材料为铝、铜、金、铂、镍、锡中的一种或两种及以上的组合；优选，绝缘层金属重布线层材料为铜。

15、本专利技术的有益效果主要有以下四点：(1)通过塑封工艺将两块带粘贴芯片(或填充小块)承载板整合在一起形成新型复合体，形成一种新的塑封工艺(即同时塑封两块承载板，且承载板位于塑封成两侧)；(2)利用包埋在塑封层背面的填充小块产生的应力，与包埋在塑封层正面的芯片产生的应力产生相消作用，达到有效减小扇出型板级封装基板翘曲的目的，以保证整个封装工艺的顺利完成；(3)包埋在塑封层背面的填充小块的厚度、尺寸、粘贴密度、粘贴位置均可以通过相关仿真获得最佳方案，以保证封装基板产生较小翘曲；(4)包埋在塑封层背面的填充小块对正面芯片切割过程无任何影响，即切割过程中既可以避开填充小块位置进行切割，亦可以从填充小块放置位置进行切割，切割方法比较灵活。

本文档来自技高网...

【技术保护点】

1.一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，其特征在于，包括：

2.如权利要求1所述的有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，其特征在于：对植球结构切割得到单颗Die。

3.如权利要求1所述的有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，其特征在于：在塑封结构塑封整合过程中，带粘贴芯片承载板须放置在下方；固态塑封料均匀撒在带粘贴芯片承载板面及芯片背面上；带塑封填充小块的承载板须放置在上方。

4.根据权利要求1所述的一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，其特征在于：承载板材料为金属、硅基或玻璃；塑封填充小块材料为硅基或玻璃。

【技术特征摘要】

1.一种有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，其特征在于，包括：

2.如权利要求1所述的有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，其特征在于：对植球结构切割得到单颗die。

3.如权利要求1所述的有效减小扇出型板级封装基板翘曲的塑封芯片封装结构，其特征在于：在...

【专利技术属性】
技术研发人员：刘吉康，
申请(专利权)人：湖北第二师范学院，
类型：新型
国别省市：