System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种高集成度半导体封装结构及其制造方法技术_技高网

一种高集成度半导体封装结构及其制造方法技术

技术编号:43884141 阅读:8 留言:0更新日期:2024-12-31 19:09
本发明专利技术涉及一种高集成度半导体封装结构及其制造方法。该结构包括:基板;高性能供电散热模块以及深沟槽电容器模块,所述高性能供电散热模块包含微流道;塑封层;重布线层;芯片模块,所述芯片模块包括第一芯片模块、第二芯片模块以及第三芯片模块;底部填充胶;微流道入口以及微流道出口,与所述微流道互连;焊球。本发明专利技术提供的高集成度半导体封装结构,在基板空腔中集成含微流道的高性能供电散热模块,芯片模块通过凸块、重布线层和微流道进行快速散热,显著提高散热能力;栅极驱动层和功率晶体管层通过硅通孔垂直互连,并与基板互连,显著提高电源供给效率。

【技术实现步骤摘要】

本专利技术涉及半导体,特别涉及一种高集成度半导体封装结构及其制造方法


技术介绍

1、人工智能和高性能计算等应用对带宽、存储、大功耗散热、大电源和电容去耦需求日益增长,当前常采用基于转接板的2.5d封装进行高性能芯片和hbm(h i gh bandwi dthmemory,高带宽内存)集成,但随着集成hbm数量增加和芯片性能逐渐提升,高性能芯片和hbm集成将受到转接板面积限制、d2d(d i e to d i e,芯片与芯片)高速互连限制、电源限制和散热能力限制。其中高性能芯片常采用在大功耗as i c顶部直接堆叠dram,因此对底部散热需求增加,而常规采用的散热盖、热沉和风冷散热等方式难以满足高性能芯片的高散热能力和散热效率需求。此外,为满足高性能芯片对带宽和存储的需求,需要与更多的hbm进行d2d高速互连,且满足对大电源和电源去耦需求。


技术实现思路

1、针对现有技术中的部分或全部问题,本专利技术提供一种高集成度半导体封装结构,该结构包括:

2、基板,所述基板包括基板底部、基板中部以及基板顶部,所述基板中布置多个空腔,所述多个空腔的侧面为所述基板中部以及所述基板顶部,所述多个空腔的下表面为所述基板中部;

3、高性能供电散热模块以及深沟槽电容器模块,布置在所述多个空腔中,所述高性能供电散热模块包含微流道;

4、塑封层,所述塑封层塑封并包覆所述基板、所述高性能供电散热模块以及所述深沟槽电容器模块;

5、重布线层,所述重布线层布置在所述基板、所述高性能供电散热模块以及所述深沟槽电容器模块的上表面,所述重布线层与所述基板、所述高性能供电散热模块以及所述深沟槽电容器模块电连接;

6、芯片模块,所述芯片模块包括第一芯片模块、第二芯片模块以及第三芯片模块,布置在所述重布线层的上表面,所述芯片模块通过凸块与所述重布线层电连接;

7、底部填充胶,填充所述芯片模块的底部;

8、微流道入口以及微流道出口,布置在所述重布线层中,所述微流道入口以及所述微流道出口与所述微流道互连,实现冷却液的流入和流出;

9、焊球,所述焊球布置在所述基板底部的下表面。

10、进一步地,所述基板底部包含第一互连线路层;和/或

11、所述基板中部包含第二互连线路层;和/或

12、所述基板顶部包含第三互连线路层。

13、进一步地,所述高性能供电散热模块包括:

14、功率晶体管层;

15、键合层,所述键合层布置在所述功率晶体管层的上表面;

16、栅极驱动层,所述栅极驱动层布置在所述键合层的上表面,所述栅极驱动层通过所述键合层与所述功率晶体管层键合;

17、第四互连线路层,所述第四互连线路层布置在所述栅极驱动层的上表面;

18、硅通孔,所述硅通孔贯穿所述高性能供电散热模块;

19、微流道,所述微流道布置在所述功率晶体管层、所述栅极驱动层以及所述键合层中。

20、进一步地,所述第一芯片模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片;和/或

21、所述第二芯片模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片;和/或

22、所述第三芯片模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片。

23、本专利技术还提供一种高集成度半导体封装结构的制造方法,该方法包括如下步骤:

24、在载片的上表面,制作临时键合层;

25、在所述临时键合层的上表面,布置基板,所述基板包括基板底部、基板中部以及基板顶部,所述基板中布置多个空腔;

26、在所述多个空腔中,布置高性能供电散热模块以及深沟槽电容器模块,所述高性能供电散热模块包含微流道;

27、制作塑封层,塑封并包覆所述基板、所述高性能供电散热模块以及所述深沟槽电容器模块,减薄所述塑封层,露出基板顶部的互连焊盘、高性能供电散热模块顶部的互连焊盘以及深沟槽电容器模块顶部的互连焊盘;

28、在所述基板、所述高性能供电散热模块以及所述深沟槽电容器模块的上表面制作重布线层;

29、在所述重布线层的上表面,布置芯片模块,所述芯片模块包括第一芯片模块、第二芯片模块以及第三芯片模块,所述芯片模块通过凸块与所述重布线层电连接;

30、在所述芯片模块的底部,填充底部填充胶;

31、在所述重布线层对应微流道进出口的位置打孔,形成微流道入口和微流道出口;

32、去除所述载片,切割所述基板,并在所述基板底部的下表面布置焊球,形成高集成度半导体封装结构。

33、进一步地,所述载片为玻璃或者硅片或者金属板;和/或

34、所述临时键合层为氧化硅或者氮化硅或者氮氧化硅或者有机键合胶。

35、进一步地,所述塑封为注塑成型;和/或

36、所述塑封层的材料为环氧树脂。

37、进一步地,所述重布线层包括多个介质层和多个金属层。

38、进一步地,所述第一芯片模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片;和/或

39、所述第二芯片模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片;和/或

40、所述第三芯片模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片。

41、进一步地,使用机械分离或者热滑移或者激光分离去除所述载片。

42、本专利技术提供的技术方案具有以下有益效果:

43、1.本专利技术提供的高集成度半导体封装结构,在基板空腔中集成含微流道的高性能供电散热模块,芯片模块通过凸块、重布线层和微流道进行快速散热,可以显著提高散热能力。并且热量从芯片模块底部散出,不干扰芯片模块的正常工作。

44、2.本专利技术提供的高集成度半导体封装结构,在基板空腔中集成高性能供电散热模块,栅极驱动层和功率晶体管层通过硅通孔垂直互连,并与基板互连,可以显著提高电源供给效率,降低电源损耗。

45、3.本专利技术提供的高集成度半导体封装结构,在基板空腔中集成深沟槽电容器(deep trench capac itor,dtc)模块或者电感模块,可以显著提升电源去耦性能和电源完整性性能。

46、4.本专利技术提供的高集成度半导体封装结构,在高性能供电散热模块顶部布置互连线路层,芯片模块可以通过凸块、重布线层和互连线路层实现快速d2d互连,满足高性能芯片对带宽和存储的需求。

47、5.本专利技术提供的高集成度半导体封装结构,采用大尺寸带空腔基板而不使用转接板,可以突破转接板尺寸限制,容纳更多的芯片模块,显著提升带宽和存储容量。

48、6.本专利技术提供的高集成度半导体封装结构,在基板空腔中嵌入高性能供电散热模块,相比于原有基板,基板翘曲更小。

本文档来自技高网...

【技术保护点】

1.一种高集成度半导体封装结构,其特征在于,包括:

2.根据权利要求1所述的高集成度半导体封装结构,其特征在于,

3.根据权利要求1所述的高集成度半导体封装结构,其特征在于,

4.根据权利要求1所述的高集成度半导体封装结构,其特征在于,

5.一种高集成度半导体封装结构的制造方法,其特征在于,包括如下步骤:

6.根据权利要求5所述的高集成度半导体封装结构的制造方法,其特征在于,

7.根据权利要求5所述的高集成度半导体封装结构的制造方法,其特征在于,

8.根据权利要求5所述的高集成度半导体封装结构的制造方法,其特征在于,

9.根据权利要求5所述的高集成度半导体封装结构的制造方法,其特征在于,

10.根据权利要求5所述的高集成度半导体封装结构的制造方法,其特征在于,

【技术特征摘要】

1.一种高集成度半导体封装结构,其特征在于,包括:

2.根据权利要求1所述的高集成度半导体封装结构,其特征在于,

3.根据权利要求1所述的高集成度半导体封装结构,其特征在于,

4.根据权利要求1所述的高集成度半导体封装结构,其特征在于,

5.一种高集成度半导体封装结构的制造方法,其特征在于,包括如下步骤:

6.根据权利要求5所...

【专利技术属性】
技术研发人员:苏鹏徐成孙鹏
申请(专利权)人:华进半导体封装先导技术研发中心有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1