【技术实现步骤摘要】
(一)本专利技术属于掩模对准的一种信号采集延时调整的方法，可应用于掩模对准系统中的fpga数字处理部分，加入可调延时功能，对数据采集的触发时间在延时设置的范围内进行调整，便于光脉冲和光脉冲信号采集的同步。
技术介绍
0、(二)
技术介绍
1、掩模对准技术是半导体工艺中重要的一步，是制作芯片的关键步骤之一。在芯片制作过程中，需要将光刻胶涂覆在硅片上，然后通过掩模上的图案，将光刻胶暴露在特定区域。掩模对准技术就是保证在这个过程中图案位置的精确对准。在这个过程当中首先要确定硅片表面和掩模表面之间的相对位置关系，再根据这个相对位置关系进行曝光。
2、掩模对准技术中，由于激光器发射的是脉冲光，且脉冲光持续时间较短，不利于ad采集，因此使用积分电路将信号时间拓宽，电路中电容对电荷进行积分运算，以拓宽信号宽度。且当掩模对准时采集到的脉冲光的能量最大。激光发射信号与tcb的触发信号为同步信号，脉冲光经过积分电路，滤波电路后，其波形中相对能量最大的点与触发信号有一定时间延时。且对于不同的采样频率，采样周期不同，因此需设定最大延时时间，并对采集延时进行调整，便于光脉冲与光脉冲信号采集的同步。
技术实现思路
0、(三)
技术实现思路
1、为了解决
技术介绍
中存在的问题，本专利技术公开了一种基于掩模对准
的一种信号采集延时调整的方法，本专利技术可对不同频率脉冲光的输入条件下对采集延时进行调整，从而解决了光脉冲与光脉冲信号采集的不同步，掩模无法对准的问题，使硅片表面与掩模
2、本专利技术提供一种掩模对准系统中信号采集延时的方法，如图1所示，由时钟计数器1，内部控制器2，延时设定寄存器3，加法器4，比较器5组成。
3、其中时钟计数器1以50ns一次计数，总共计数40000次；计数到2ms后便开始循环计数。
4、内部控制器2包含一个fifo，用于存储来自tcb的触发输入信号到来的时刻值，fifo容量为256*18＝4608bit，可实现对256个18位时刻值的存储功能。
5、内部控制器2中的触发延迟模块一旦接收到触发信号，就将现在时刻计数器的计数值锁定到内部控制器中的的fifo里。
6、加法器4读取内部控制器fifo中存储的触发到来时刻值，以及延迟设定寄存器3的数值，并将两者相加，并把相加结果输出到比较器5中。
7、比较器5判断加法器输出的数值与2ms时钟计数器输出值是否相等.如果不相等，则输出低电平；如果相等，则输出高电平.当内部控制器捕获到比较器输出信号的上升沿，就输出1个1us的触发，并将内部fifo中的下一个值送到out端输出.如果内部控制器的fifo为空，当计数器从in写入时，直接送入到out端。
8、本专利技术内部控制器2中触发延迟模块状态机流程如图2所示，包括以下步骤：
9、步骤1、触发信号进入内部控制器2后df_sm0首先判断fifo还有剩余位宽，若有则fifo读使能拉高，触发输出为低电平，并进入df_sm1状态机。若无则fifo读使能为低电平，触发输出也是低电平，然后仍然进入df_sm0状态机。
10、步骤2、df_sm1状态机中下一状态触发输出为低电平，fifo读使能为低电平，并进入df_sm2状态机。
11、步骤3、df_sm2中判断延迟时间与fifo输出的触发时刻值相加之和是否大于2ms，如果大于2ms，则delay_reg为相加值减去2ms，并进入到df_sm3状态机，如果df_sm2中延迟时间与fifo输出的触发时刻值相加之和小于2ms，则直接进入df_sm3。
12、步骤4、df_sm3状态机中下一状态触发输出为低电平，fifo读使能为低电平，并进入df_sm4状态机。
13、步骤5、df_sm4状态机中判断delay_reg输出值是否与时钟计数器数值相等，若相等则触发输出为高电平，且fifo读使能为低电平，并进入到df_sm5状态机。若不相等则触发输出为0，且fifo读使能为低电平，继续回到df_sm4状态机。
14、步骤6、df_sm5状态机中触发输出为低电平，fifo读使能为低电平，再进入到df_sm0状态机中。
15、触发延迟模块的信号连接如图3所示，其中vme_svsi模块向delay模块输入的data[15:0]用于设置延时时间值，存入延迟设定寄存器5中。lwr_n为写使能信号。只有当lwr_n为低电平时才能设置延时时间值。laddr[14:0]为输入地址信号。只有当laddr[14:0]等于某一地址值时才能设置延时时间。vme模块向delay模块输入的trigger test为来自vme总线的采样触发测试信号。clr为来自vme模块的清零信号。trigger in为来自tcb的触发输入信号。delay模块给asdl模块的输出trigger_out为采样触发输出信号，输出一个已经延时了的采样触发信号到asdl模块。busy为当延时模块中包含未发出的触发信号时，保持高电平状态的信号。
本文档来自技高网...【技术保护点】
1.一种掩模对准系统中信号采集延时的方法，其特征是：它是由时钟计数器1，内部控制器2，加法器3，比较器4，延迟设定寄存器5组成。所述方法中脉冲激光发射器发射脉冲光的同时触发信号拉高首先进入内部控制器2，同时时钟计数器1开始循环计数，触发信号拉高时内部控制器2中的FIFO读模块读使能拉高，存储触发信号拉高时的计数器时刻值，时刻值通过内部控制器2后传输给加法器3，将预先设定好的延迟设定寄存器5中的延迟时刻值与该时刻值相加。再经过加法器3将相加结果传递给比较器4，比较器4将加法器3输出的数值与时钟计数器1输出值是否相等。如果不相等，则输出低电平；如果相等，则输出高电平。当内部控制器2捕获到比较器4输出信号的上升沿，就输出1个1us的触发，并将内部FIFO中的下一个值送到OUT端输出。如果内部控制器的FIFO为空，当计数器从IN写入时，直接送入到OUT端，通过此方法对数据采集的触发时间在延时设置的范围内进行调整，便于光脉冲和光脉冲信号采集的同步。
2.根据权利要求1所述延时方法，其特征在于：其中的触发延迟模块包含6个状态机，分别为df_sm0，df_sm1，df_sm2，df
...【技术特征摘要】
1.一种掩模对准系统中信号采集延时的方法，其特征是：它是由时钟计数器1，内部控制器2，加法器3，比较器4，延迟设定寄存器5组成。所述方法中脉冲激光发射器发射脉冲光的同时触发信号拉高首先进入内部控制器2，同时时钟计数器1开始循环计数，触发信号拉高时内部控制器2中的fifo读模块读使能拉高，存储触发信号拉高时的计数器时刻值，时刻值通过内部控制器2后传输给加法器3，将预先设定好的延迟设定寄存器5中的延迟时刻值与该时刻值相加。再经过加法器3将相加结果传递给比较器4，比较器4将加法器3输出的数值与时钟计数器1输出值是否相等。如果不相等，则输出低电平；如果相等，则输出高电平。当内部控制器2捕获到比较器4输出信号的上升沿，就输出1个1us的触发，并将内部fifo中的下一个值送到out端输出。如果内部控制器的fifo为空，当计数器从in写入时，直接送入到out端，通过此方法对数据采集的触发时间在延时设置的范围内进行调整，便于光脉冲和光脉冲信号采集的同步。
2.根据权利要求1所述延时方法，其特征在于：其中的触发延迟模块包含6个状态机，分别为df_sm0，df_sm1，df_sm2，df_sm3，df_sm4，...
【专利技术属性】
技术研发人员：杜浩，陈德平，张文涛，熊显名，苏丁华，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。