【技术实现步骤摘要】
本专利技术属于半导体器件领域，特别是涉及一种高压超结vdmos器件终端结构及其制作方法。
技术介绍
1、超级结技术概念由于其resurf二维电场原理和电荷平衡原理改善了硅基mos器件存在的击穿电压与导通电阻存在的二点五次方正比限制，减小了中高压器件的导通电阻，使得器件的功率密度得到了大幅提升。因其高击穿低导通的特性迅速进入大功率器件市场，目前所针对的范围包括智能手机、充电器、汽车电子以及常用的家用电器驱动器。为了解决pn型超结器件难制造良率低的问题,电阻场板调制的超结器件被提出。对于电阻场板调制的超结vdmos器件来说，电阻场板可以对漂区的杂质进行耗尽，从而达到电荷平衡的效果。该方法的优点对比与pn型超结器件方法简单，制造成本低且击穿一致性好。
2、vdmos高压功率半导体的元胞所承受的耐压较高，内部由许多元胞并联组成，通常击穿不会发生在元胞内部，而是发生在电场集中的边缘处，为了改善其边缘曲率效应与耐压特性，需要在元胞边缘设置相应的耐压终端。常见的耐压技术包括场板技术，横向变掺杂，结终端拓展等横向技术。对于超结器件，漂移区浓度相较于常规vdmos器件浓度高，采用常规的平面技术会造成终端区的击穿电压远低于元胞区，因此需要在终端技术方面是急需解决的问题之一。通过适应电阻场板超结垂直双扩散金属-氧化物半导体器件(rfp sj-vdmos)元胞结构的沟槽纵向电阻场板技术，引导终端区域对元胞区的电场优化效果，实现以更小的终端面积提升耐压效果。
技术实现思路
1、针对上述现有技术的
2、为解决上述技术问题，本专利技术提供如下技术方案：
3、一种高压超结vdmos器件终端结构的制作方法，包括以下步骤：
4、s1、在重掺杂导电衬底上外延生长外延层，所述外延层的导电类型与重掺杂导电衬底相同；
5、s2、在外延层顶部进行表面氧化形成过渡氧化层；
6、s3、在外延层顶部区域注入形成第一掺杂区域、第二掺杂区域和第三掺杂区域，所述第一掺杂区域位于终端内侧，所述第二掺杂区域位于第一掺杂区域的外侧，所述第三掺杂区域位于终端区域的外侧；
7、s4、在外延层上刻蚀形成多组贯穿外延层并露出衬底的终端沟槽，并去除过渡氧化层；
8、s5、在终端沟槽的侧壁形成垂直场板电介质层；
9、s6、对终端沟槽进行填充形成垂直电阻场板；
10、s7、在外延区顶部形成水平电阻场板；
11、s8、形成与衬底连接的漏极金属电极、与第一掺杂区域连接的源极金属电极以及与第三掺杂区域连接的浮空金属电极。
12、进一步的，所述s3步骤包括以下子步骤：
13、s301、通过光刻版图形在外延层顶部位于终端内侧的区域进行第一次离子注入，后利用高温退火条件扩散，使其与器件的主结区域相连，形成第一掺杂区域，所述第一掺杂区域的导电类型与外延层的导电类型相反；
14、s302、通过光刻版图形在外延层顶部与第一掺杂区域外侧相邻的区域进行第二次离子注入形成第二掺杂区域，所述第二掺杂区域的导电类型与第一掺杂区域的导电类型一致，其掺杂浓度低于第一掺杂区域的掺杂浓度；
15、s303、通过光刻版图形在外延层顶部位于终端外侧的区域进行第三次离子注入形成第三掺杂区域，所述第三掺杂区域的导电类型与外延层的导电类型一致。
16、进一步的，在所述s4步骤中，通过光刻版图形进行深槽刻蚀，终端沟槽在横向上以相同规律的间隔进行排列；刻蚀的深度为外延层厚度，或刻蚀的深度超过外延层厚度1μm～2μm。
17、进一步的，所述s5步骤包括以下子步骤：
18、s501、利用热氧化法在终端沟槽的侧壁及底部生长一层二氧化硅薄膜；
19、s502、利用干法刻蚀刻终端沟槽底部的二氧化硅薄膜层，保留侧壁的二氧化硅薄膜，形成垂直场板电介质层。
20、进一步的，所述s6步骤包括以下子步骤：
21、s601、采用化学外延的方法生长第一电阻场板材料对终端沟槽进行填充，使所述第一电阻场板材料与衬底相连接；
22、s602、利用光刻图形将外延层顶部的第一电阻场板材料和过渡氧化层刻蚀去除，保留终端沟槽中的第一电阻场板材料形成垂直电阻场板。
23、进一步的，所述s7步骤包括以下子步骤：
24、s701、在外延层顶部沉积一层厚氧化层，形成顶部氧化层；
25、s702、在各个垂直电阻场板上方以及每一相邻两组垂直电阻场板之间的第二掺杂区域的上方分别刻蚀形成一贯穿顶部氧化层的接触通孔；
26、s703、在顶部氧化层上沉积一层第二电阻场板材料，所述第二电阻场板材料伸入各接触通孔中并与外延层顶部接触，形成水平电阻场板。
27、进一步的，所述s8步骤包括以下子步骤：
28、s801、刻蚀去除外延层上方内侧的顶部氧化层和水平电阻场板，露出第一掺杂区域的一部分；刻蚀去除外延层上方外侧的顶部氧化层和水平电阻场板，露出第三掺杂区域的一部分；
29、s802、在所述外延层上方的内侧形成与第一掺杂区域连接的源极金属电极，在所述外延层上方的外侧形成与第三掺杂区域连接的浮空金属电极；
30、s803、对所述衬底进行背面减薄，并在衬底背面通过金属蒸发形成漏极金属电极。
31、进一步的，所述第一掺杂区域采用硼离子注入，注入浓度为3e15cm-2；所述第二掺杂区域采用硼离子注入，注入浓度为3e13cm-2；所述第三掺杂区域采用砷离子或磷离子注入，注入浓度为5e15cm-2。
32、进一步的，所述垂直场板电介质层的厚度为0.2μm，所述垂直电阻场板的厚度为0.8μm，所述终端沟槽的宽度为1.2μm；相邻所述终端沟槽的中心之间的间距为4μm；和/或
33、所述重掺杂导电衬底的电阻率为2.8ω·cm；所述第一电阻场板材料和第二电阻场板材料均为半绝缘多晶硅材料，所述垂直电阻场板的电阻率为le10ω·cm；所述水平电阻场板的电阻率为le7ω·cm。
34、一种高压超结vdmos器件终端结构，包括重掺杂导电衬底和设置在重掺杂导电衬底上的外延层，所述重掺杂导电衬底的下端连接有漏极电极；所述外延层的顶部区域注入形成有第一掺杂区域、第二掺杂区域和第三掺杂区域，所述第一掺杂区域位于终端内侧，所述第二掺杂区域位于第一掺杂区域的外侧，所述第三掺杂区域位于终端区域的外侧；所述第一掺杂区域和第二掺杂区域的注入类型与外延层的导电类型相反；所述第三掺杂区域的注入类型与外延层的导电类型相同；
35、在外延层上形成有多组终端沟槽，所述终端沟槽贯穿外延层；每一所述终端沟槽中分别设置有一垂直电阻场板，所述垂直电阻场板与终端沟槽的内壁之间设置有垂直场板电介质层；所述外延层上设置有顶部氧化层，所述顶部氧化层对应每一垂直电阻场板的上方以及每一本文档来自技高网...
【技术保护点】
1.一种高压超结VDMOS器件终端结构的制作方法，其特征在于，包括以下步骤：
2.如权利要求1所述的高压超结VDMOS器件终端结构的制作方法，其特征在于，所述S3步骤包括以下子步骤：
3.如权利要求1所述的高压超结VDMOS器件终端结构的制作方法，其特征在于，在所述S4步骤中，通过光刻版图形进行深槽刻蚀，终端沟槽在横向上以相同规律的间隔进行排列；刻蚀的深度为外延层厚度，或刻蚀的深度超过外延层厚度1μm～2μm。
4.如权利要求1所述的高压超结VDMOS器件终端结构的制作方法，其特征在于，所述S5步骤包括以下子步骤：
5.如权利要求1所述的高压超结VDMOS器件终端结构的制作方法，其特征在于，所述S6步骤包括以下子步骤：
6.如权利要求1所述的高压超结VDMOS器件终端结构的制作方法，其特征在于，所述S7步骤包括以下子步骤：
7.如权利要求1所述的高压超结VDMOS器件终端结构的制作方法，其特征在于，所述S8步骤包括以下子步骤：
8.如权利要求1～7任一项所述的高压超结VDMOS器件终端结构的制作方
9.如权利要求1～7任一项所述的高压超结VDMOS器件终端结构的制作方法，其特征在于，所述垂直场板电介质层的厚度为0.2μm，所述垂直电阻场板的厚度为0.8μm，所述终端沟槽的宽度为1.2μm；相邻所述终端沟槽的中心之间的间距为4μm；和/或
10.一种高压超结VDMOS器件终端结构，其特征在于：包括重掺杂导电衬底和设置在重掺杂导电衬底上的外延层，所述重掺杂导电衬底的下端连接有漏极电极；所述外延层的顶部区域注入形成有第一掺杂区域、第二掺杂区域和第三掺杂区域，所述第一掺杂区域位于终端内侧，所述第二掺杂区域位于第一掺杂区域的外侧，所述第三掺杂区域位于终端区域的外侧；所述第一掺杂区域和第二掺杂区域的注入类型与外延层的导电类型相反；所述第三掺杂区域的注入类型与外延层的导电类型相同；
...【技术特征摘要】
1.一种高压超结vdmos器件终端结构的制作方法，其特征在于，包括以下步骤：
2.如权利要求1所述的高压超结vdmos器件终端结构的制作方法，其特征在于，所述s3步骤包括以下子步骤：
3.如权利要求1所述的高压超结vdmos器件终端结构的制作方法，其特征在于，在所述s4步骤中，通过光刻版图形进行深槽刻蚀，终端沟槽在横向上以相同规律的间隔进行排列；刻蚀的深度为外延层厚度，或刻蚀的深度超过外延层厚度1μm～2μm。
4.如权利要求1所述的高压超结vdmos器件终端结构的制作方法，其特征在于，所述s5步骤包括以下子步骤：
5.如权利要求1所述的高压超结vdmos器件终端结构的制作方法，其特征在于，所述s6步骤包括以下子步骤：
6.如权利要求1所述的高压超结vdmos器件终端结构的制作方法，其特征在于，所述s7步骤包括以下子步骤：
7.如权利要求1所述的高压超结vdmos器件终端结构的制作方法，其特征在于，所述s8步骤包括以下子步骤：
8.如权利要求1～7任一项所述...
【专利技术属性】
技术研发人员：何悦，谭开洲，肖添，李孝权，张培健，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。