【技术实现步骤摘要】
本技术属于数据处理，尤其是涉及一种大带宽高速采集回放电路。
技术介绍
1、随着科学技术的进步，现代通信、航天等领域的发展，数据吞吐量越来越大，高速大带宽采集回放设备的需求也日益增加，这就要求大大提高adc的采样速率。传统adc的数字接口大多为差分lvds接口，pcb布线密度高而且单通道最高采样率只能到达250msps左右，已不能满足现代大带宽高速采集的要求。
技术实现思路
1、有鉴于此，本技术旨在提出一种大带宽高速采集回放电路，以解决现有技术中存在的路信号的接收进行串口通信不能满足串口通信的技术问题。
2、为达到上述目的，本技术的技术方案是这样实现的：
3、一种大带宽高速采集回放电路，包括：
4、hmc7044高性能时钟管理器、ad9680采样芯片、xc7k410t处理芯片和单板计算机，所述hmc7044高性能时钟管理器与所述xc7k410t处理芯片中控制模块电连接，利用寄存器对所述xc7k410t处理芯片进行控制，所述hmc7044高性能时钟管理器与所述ad9680采样芯片电连接，用于向所述ad9680采样芯片提供时钟信号，所述hmc7044高性能时钟管理器与所述xc7k410t处理芯片中ip控制核模块电连接，用于向ip控制核模块输出时钟信号；所述ad9680采样芯片与所述xc7k410t处理芯片电连接，用于进行寄存器控制，所述xc7k410t处理芯片中的pcie接口控制与所述单板计算机电连接，用于实现宽带数据频谱显示。
5、进一步
6、进一步的，所述hmc7044高性能时钟管理器输出8路时钟，其中4路供给双通道adc，第一路供给xc7k410t处理芯片fpga作为高速bank参考时钟，第二路供给xc7k410t处理芯片中的fpga作为普通bank同步全局时钟，第三路供给xc7k410t处理芯片fpga作为普通bank低速系统参考时钟，最后一路作为冗余设计。
7、进一步的，所述ip控制核模块设置为800mhz采600mhz中心频点，采样带宽160mhz的应用需求，refclk选用高速bank的200mhz，glbclk选用普通bank的200mhz，rx_sysref选择3.125mhz。
8、进一步的，所述ip控制核模块中rxp连接adc输出高速数据，m_axis_rx接口输出axi标准的ad采样数据。
9、更进一步的，所述多相滤波模块需要4组fir滤波器，各组滤波器的系数由采样率800mhz，通带截止频率80mhz，阻带截止频率100mhz，通带平坦度0.5db，阻带衰减80db的fir滤波器系数按照相位关系分为4份。
10、相对于现有技术，本技术所述的大带宽高速采集回放电路具有以下优势：本技术所述的大带宽高速采集回放电路，通过hmc7044高性能时钟管理器、ad9680采样芯片、xc7k410t处理芯片和单板计算机，所述hmc7044高性能时钟管理器与所述xc7k410t处理芯片中控制模块电连接，利用寄存器对所述xc7k410t处理芯片进行控制，所述hmc7044高性能时钟管理器与所述ad9680采样芯片电连接，用于向所述ad9680采样芯片提供时钟信号，所述hmc7044高性能时钟管理器与所述xc7k410t处理芯片中ip控制核模块电连接，用于向ip控制核模块输出时钟信号；所述ad9680采样芯片与所述xc7k410t处理芯片电连接，用于进行寄存器控制，所述xc7k410t处理芯片中的pcie接口控制与所述单板计算机电连接，用于实现宽带数据频谱显示。可以实现两路800msps采样率，中心频率600mhz，带宽160mhz的超短波大带宽高速采集回放功能，突破了传统基于lvds数字接口adc的采样率局限，降低了ad电路的设计复杂度，同时ad采样数据可达到85dbfs的动态范围与65.3dbfs的信噪比，为超短波以及雷达信号的采集回放接收机提供了技术保障。
本文档来自技高网...【技术保护点】
1.一种大带宽高速采集回放电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述XC7K410T处理芯片包括：多相滤波算法模块，所述多相滤波算法模块一端与所述IP控制核模块电连接，另一端与所述PCIE接口控制电连接。
3.根据权利要求1所述的电路，其特征在于，所述HMC7044高性能时钟管理器输出8路时钟，其中4路供给双通道ADC，第一路供给XC7K410T处理芯片FPGA作为高速BANK参考时钟，第二路供给XC7K410T处理芯片中的FPGA作为普通BANK同步全局时钟，第三路供给XC7K410T处理芯片FPGA作为普通BANK低速系统参考时钟，最后一路作为冗余设计。
4.根据权利要求1所述的电路，其特征在于，所述IP控制核模块设置为800MHz采600MHz中心频点，采样带宽160MHz的应用需求，refclk选用高速BANK的200MHz，glbclk选用普通BANK的200MHz，rx_sysref选择3.125MHz。
5.根据权利要求4所述的电路，其特征在于，所述IP控制核模块中rxp连接ADC输出高速
6.根据权利要求2所述的电路，其特征在于，所述多相滤波算法模块需要4组FIR滤波器，各组滤波器的系数由采样率800MHz，通带截止频率80MHz，阻带截止频率100MHz，通带平坦度0.5dB，阻带衰减80dB的FIR滤波器系数按照相位关系分为4份。
...【技术特征摘要】
1.一种大带宽高速采集回放电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述xc7k410t处理芯片包括：多相滤波算法模块，所述多相滤波算法模块一端与所述ip控制核模块电连接，另一端与所述pcie接口控制电连接。
3.根据权利要求1所述的电路，其特征在于，所述hmc7044高性能时钟管理器输出8路时钟，其中4路供给双通道adc，第一路供给xc7k410t处理芯片fpga作为高速bank参考时钟，第二路供给xc7k410t处理芯片中的fpga作为普通bank同步全局时钟，第三路供给xc7k410t处理芯片fpga作为普通bank低速系统参考时钟，最后一路作为冗余设计。
4.根据权利要求1所述的电...
【专利技术属性】
技术研发人员：刘博，张建军，郝帅龙，范玉进，
申请(专利权)人：天津光电通信技术有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。