System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种半导体器件及其制造方法技术_技高网

一种半导体器件及其制造方法技术

技术编号:43835340 阅读:8 留言:0更新日期:2024-12-31 18:33
本申请提供一种半导体器件及其制造方法,该半导体器件包括:基底;导电层,设置于基底上;层间介电层,覆盖导电层;MIM电容结构,设置于层间介电层中,其中,MIM电容结构包括:第一基板层,沿第一方向延伸,第一方向平行于导电层的表面;绝缘层,包覆第一基板层平行于第一方向的至少部分外表面;第二基板层,包覆绝缘层平行于第一方向的至少部分外表面,且第二基板层与导电层接触,通过绝缘层电性隔离第一基板层和第二基板层。本申请的方案能够沿第一方向增加MIM电容结构的面积,进而增加MIM电容结构的电容值,使得MIM电容结构的电容值免受其高度的限制。

【技术实现步骤摘要】

本申请涉及半导体,具体而言涉及一种半导体器件及其制造方法


技术介绍

1、互补金属氧化物半导体(complementary metal oxide semiconductor,简称为cmos)图像传感器(cmos image sensor,简称为cis)的传感技术已被广泛用于机器视觉、汽车、分析仪器、吸收成像以及医疗等应用中,其中,为了改善感测在宽范围的照明条件下的精度,需要宽动态范围(wide dynamic range,简称为wdr)性能和更高的信噪比(signal-to-noise ratio,简称为snr)。

2、相关技术中一般采用横向溢出继承电容器(lateral overflow integratedcapacitor,简称为lofic)技术来满足cis的wdr和高低的snr,其中,lofic技术一般选用沟槽式金属-绝缘体-金属(metal-insulator-metal,简称为mim)电容结构,其中,沟槽式mim电容结构的电容值是影响wdr性能和snr的关键因素。

3、沟槽式mim电容结构的电容值与面积呈正相关,然而,相关技术中的沟槽式mim电容结构受其高度影响,电容面积无法得到进一步提高,导致无法满足wdr性能和snr要求。

4、因此需要改进,以至少部分地解决上述问题。


技术实现思路

1、在
技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本申请的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。

2、针对目前存在的问题,本申请一方面提供一种半导体器件,包括:

3、基底;

4、导电层,设置于所述基底上;

5、层间介电层,覆盖所述导电层;

6、mim电容结构,设置于所述层间介电层中,其中,所述mim电容结构包括:

7、第一基板层,沿第一方向延伸,所述第一方向平行于所述导电层的表面;

8、绝缘层,包覆所述第一基板层平行于所述第一方向的至少部分外表面;

9、第二基板层,包覆所述绝缘层平行于所述第一方向的至少部分外表面,且所述第二基板层与所述导电层接触,通过所述绝缘层电性隔离所述第一基板层和所述第二基板层。

10、示例性地,所述第一基板层沿所述第一方向的一端具有连接部,所述连接部沿所述第一方向突出于所述第二基板层;

11、还包括间隔设置的第一连接结构和第二连接结构,所述第一连接结构贯穿所述层间介电层与所述导电层电接触,所述第二连接结构与所述连接部电接触。

12、示例性地,所述连接部还沿所述第一方向突出于所述绝缘层。

13、示例性地,所述第一基板层和所述第二基板层的材质包括ti或tin;

14、所述绝缘层的材质包括氧化物或氮化物。

15、示例性地,所述导电层、所述第一连接结构和所述第二连接结构的材质包括cu、mn或cu-mn合金;

16、所述层间介电层的材质包括氧化硅、自选涂布式玻璃或四乙氧基硅烷。

17、示例性地,所述半导体器件为cmos图像传感器。

18、本申请另一方面提供一种半导体器件的制造方法,包括:

19、提供基底,所述基底上设置有导电层;

20、形成覆盖所述导电层的层间介电层和位于所述层间介电层中的mim电容结构,其中,所述mim电容结构包括:

21、第一基板层,沿第一方向延伸,所述第一方向平行于所述导电层的表面;

22、绝缘层,包覆所述第一基板层平行于所述第一方向的至少部分外表面;

23、第二基板层,包覆所述绝缘层平行于所述第一方向的至少部分外表面,且所述第二基板层与所述导电层接触,通过所述绝缘层电性隔离所述第一基板层和所述第二基板层。

24、示例性地,所述第一基板层沿所述第一方向的一端具有连接部,所述连接部突出于所述第二基板层和所述绝缘层;

25、形成覆盖所述导电层的层间介电层和位于所述层间介电层中的mim电容结构,包括:

26、在所述导电层上形成第一层间介电材料层;

27、刻蚀所述第一层间介电材料层以形成露出所述导电层的部分表面的第一沟槽;

28、在所述第一沟槽的底部和侧壁依次形成第一基板材料层和第一绝缘材料层;

29、刻蚀去除位于所述第一沟槽垂直于所述第一方向的侧壁上的所述第一基板材料层和所述第一绝缘材料层;

30、形成填充所述第一沟槽的第二层间介电材料层;

31、至少刻蚀部分所述第二层间介电材料层以形成第二沟槽,所述第二沟槽的底部和侧壁均露出所述第一绝缘材料层,且所述第二沟槽沿所述第一方向的一端突出于所述第一绝缘材料层和所述第一基板材料层;

32、形成填充所述第二沟槽的第一基板层,所述第一基板层沿所述第一方向突出于所述第一绝缘材料层和所述第一基板材料层的一端为所述连接部;

33、形成第二绝缘材料层,所述第二绝缘材料层覆盖所述第一基板层的部分表面和所述第一绝缘材料层,所述第一绝缘材料层和所述第二绝缘材料层构成所述绝缘层;

34、形成第二基板材料层,所述第二基板材料层覆盖所述第二绝缘材料层和所述第一基板材料层,所述第一基板材料层和所述第二基板材料层构成所述第二基板层;

35、形成第三层间介电材料层,所述第三层间介电材料层覆盖所述第一基板层的部分表面、所述第二基板材料层、所述第一层间介电材料层和所述第二层间介电材料层,所述第一层间介电材料层、所述第二层间介电材料层和所述第三层间介电材料层构成所述层间介电层。

36、示例性地,在形成覆盖所述导电层的层间介电层和位于所述层间介电层中的mim电容结构之后,还包括形成间隔设置的第一连接结构和第二连接结构的步骤,所述第一连接结构贯穿所述层间介电层与所述导电层电接触,所述第二连接结构与所述连接部电接触。

37、示例性地,形成间隔设置的所述第一连接结构和所述第二连接结构,包括:

38、刻蚀所述层间介电层以分别形成露出所述导电层的第一通孔、露出所述连接部的第二通孔;

39、分别向所述第一通孔和所述第二通孔中填充导电材料,得到所述第一连接结构和所述第二连接结构。

40、本申请实施例的半导体器件及其制造方法,能够沿第一方向增加mim电容结构的面积,进而增加mim电容结构的电容值,使得mim电容结构的电容值免受其高度的限制。

本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述第一基板层沿所述第一方向的一端具有连接部,所述连接部沿所述第一方向突出于所述第二基板层;

3.根据权利要求2所述的半导体器件,其特征在于,所述连接部还沿所述第一方向突出于所述绝缘层。

4.根据权利要求1所述的半导体器件,其特征在于,

5.根据权利要求2所述的半导体器件,其特征在于,

6.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件为CMOS图像传感器。

7.一种半导体器件的制造方法,其特征在于,包括:

8.根据权利要求7所述的制造方法,其特征在于,

9.根据权利要求8所述的制造方法,其特征在于,在形成覆盖所述导电层的层间介电层和位于所述层间介电层中的MIM电容结构之后,还包括形成间隔设置的第一连接结构和第二连接结构的步骤,所述第一连接结构贯穿所述层间介电层与所述导电层电接触,所述第二连接结构与所述连接部电接触。

10.根据权利要求9所述的制造方法,其特征在于,形成间隔设置的所述第一连接结构和所述第二连接结构,包括:

...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述第一基板层沿所述第一方向的一端具有连接部,所述连接部沿所述第一方向突出于所述第二基板层;

3.根据权利要求2所述的半导体器件,其特征在于,所述连接部还沿所述第一方向突出于所述绝缘层。

4.根据权利要求1所述的半导体器件,其特征在于,

5.根据权利要求2所述的半导体器件,其特征在于,

6.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件为cmos图像传感器。...

【专利技术属性】
技术研发人员:王刚吴胜武张斌
申请(专利权)人:荣芯半导体宁波有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1