System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开涉及显示,尤其涉及一种阵列基板、柔性显示面板及电子设备。
技术介绍
1、目前,随着柔性显示面板的发展,越来越多的电子设备具有了折叠功能,受到广大用户的青睐。但是,由于显示面板在不同的折叠状态下,需要点亮和熄灭不同的分区,导致显示面板中阵列基板的电路结构复杂。
技术实现思路
1、为克服相关技术中存在的问题,本公开提供了一种阵列基板、显示面板及电子设备。
2、根据本公开的第一方面,提供了一种阵列基板,所述阵列基板包括:
3、第一像素电路,所述第一像素电路用于驱动预设行的第一像素单元发光;
4、第二像素电路,所述第二像素电路用于驱动所述预设行的第二像素单元发光;
5、第一扫描驱动电路,所述第一扫描驱动电路用于向所述第一像素电路输出扫描信号;
6、第二扫描驱动电路,所述第二扫描驱动电路用于与时钟信号线耦接,所述第二扫描驱动电路用于向所述第二像素电路输出扫描信号;
7、选通电路,所述选通电路的一端与所述第一扫描驱动电路耦接,所述选通电路的另一端用于与所述时钟信号线耦接,所述选通电路用于选通所述第一扫描驱动电路和所述时钟信号线。
8、本公开的一些实施例中,所述选通电路包括至少一个第一晶体管,所述第一晶体管的第一端与所述第一扫描驱动电路耦接,所述第一晶体管的第二端与所述时钟信号线耦接,所述第一晶体管的栅极用于与使能信号线耦接。
9、本公开的一些实施例中,所述时钟信号线包括第一时钟信号线和第二时钟
10、输出电路,所述输出电路通过所述选通电路与所述第二时钟信号线耦接,所述输出电路用于输出扫描信号;
11、控制电路,所述控制电路与所述输出电路耦接,所述控制电路通过所述选通电路与所述第一时钟信号线和所述第二时钟信号线均耦接,所述控制电路用于控制所述输出电路的开启和关闭;
12、存储电路,所述存储电路与所述输出电路以及所述控制电路均耦接,所述存储电路用于在所述控制电路与所述输出电路断开时,保持所述输出电路的电压不变。
13、本公开的一些实施例中,所述第一晶体管的数量为两个,一个所述第一晶体管耦接于所述第一时钟信号线和所述控制电路之间,栅极与所述使能信号线耦接;另一个所述第一晶体管的第一端与所述第二时钟信号线耦接,的第二端与所述输出电路和所述控制电路均耦接,栅极与所述使能信号线耦接。
14、本公开的一些实施例中,所述输出电路包括:
15、第二晶体管,所述第二晶体管的第一端用于与高电平电源线耦接;
16、第三晶体管,所述第三晶体管的第一端与所述第二晶体管的第二端耦接,所述第三晶体管的第二端通过所述选通电路与所述第二时钟信号线耦接;
17、其中,所述第二晶体管和所述第三晶体管的栅极均与所述控制电路耦接。
18、本公开的一些实施例中,所述存储电路包括:
19、第一存储电容,所述第一存储电容耦接于所述第二晶体管的第一端和栅极之间;
20、第二存储电容,所述第二存储电容耦接于所述第三晶体管的第一端和栅极之间。
21、本公开的一些实施例中,所述控制电路包括:
22、第四晶体管,所述第四晶体管的第一端用于与输入信号线耦接,所述第四晶体管的第二端与所述第三晶体管的栅极耦接形成第一节点,所述第四晶体管的栅极通过所述选通电路与所述第一时钟信号线耦接;
23、第五晶体管,所述第五晶体管的第一端与所述第一节点耦接,所述第五晶体管的栅极通过所述选通电路与所述第二时钟信号线耦接;
24、第六晶体管,所述第六晶体管的第一端与所述第五晶体管的第二端耦接,所述第六晶体管的第二端用于与所述高电平电源线耦接,所述第六晶体管的栅极与所述第二晶体管的栅极耦接形成第二节点;
25、第七晶体管,所述第七晶体管的第一端与所述第二节点耦接,所述第七晶体管的第二端通过所述选通电路与所述第一时钟信号线耦接,所述第七晶体管的栅极与所述第一节点耦接;
26、第八晶体管,所述第八晶体管的第一端用于与低电平电源线耦接,所述第八晶体管的第二端与所述第二节点耦接,所述第八晶体管的栅极通过所述选通电路与所述第一时钟信号线耦接。
27、本公开的一些实施例中,所述第一扫描驱动电路还包括:
28、稳压电路,所述稳压电路耦接于所述输出电路和所述控制电路之间,所述稳压电路用于稳定所述控制电路向所述输出电路输出的电压。
29、本公开的一些实施例中,所述稳压电路包括:
30、第九晶体管,所述第九晶体管耦接于所述第一节点和所述第三晶体管的栅极之间,所述第九晶体管的栅极用于与所述低电平电源线耦接。
31、根据本公开的第二方面,提供了一种柔性显示面板,包括如上所述的阵列基板,所述柔性显示面板包括第一分区和第二分区,所述第一像素电路位于所述第一分区,所述第二像素电路位于所述第二分区,所述第一分区和所述第二分区能够相对折叠。
32、本公开的一些实施例中,所述第二分区包括第一子区域和第二子区域,所述第一子区域和所述第二子区域能够相对折叠。
33、根据本公开的第三方面,提供了一种电子设备,包括如上所述的柔性显示面板。
34、本公开的实施例提供的技术方案可以包括以下有益效果:
35、阵列基板包括第一像素电路、第二像素电路、第一扫描驱动电路、第二扫描驱动电路和选通电路,第一扫描驱动电路用于向第一像素电路输出扫描信号,第二扫描驱动电路用于向第二像素电路输出扫描信号,选通电路用于选通第一扫描驱动电路和时钟信号线。由于第一扫描驱动电路和第二扫描驱动电路共用一组时钟信号线,减少了产生时钟信号的电路的数量,从而降低了阵列基板中电路结构的复杂性。
36、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
本文档来自技高网...【技术保护点】
1.一种阵列基板,其特征在于,所述阵列基板包括:
2.根据权利要求1所述的阵列基板,其特征在于,所述选通电路包括至少一个第一晶体管,所述第一晶体管的第一端与所述第一扫描驱动电路耦接,所述第一晶体管的第二端与所述时钟信号线耦接,所述第一晶体管的栅极用于与使能信号线耦接。
3.根据权利要求2所述的阵列基板,其特征在于,所述时钟信号线包括第一时钟信号线和第二时钟信号线;所述第一扫描驱动电路包括:
4.根据权利要求3所述的阵列基板,其特征在于,所述第一晶体管的数量为两个,一个所述第一晶体管耦接于所述第一时钟信号线和所述控制电路之间,栅极与所述使能信号线耦接;另一个所述第一晶体管的第一端与所述第二时钟信号线耦接,第二端与所述输出电路和所述控制电路均耦接,栅极与所述使能信号线耦接。
5.根据权利要求3所述的阵列基板,其特征在于,所述输出电路包括:
6.根据权利要求5所述的阵列基板,其特征在于,所述存储电路包括:
7.根据权利要求5所述的阵列基板,其特征在于,所述控制电路包括:
8.根据权利要求7所述的阵列基板
9.根据权利要求8所述的阵列基板,其特征在于,所述稳压电路包括:
10.一种柔性显示面板,其特征在于,包括如权利要求1至9任一项所述的阵列基板,所述柔性显示面板包括第一分区和第二分区,所述第一像素电路位于所述第一分区,所述第二像素电路位于所述第二分区,所述第一分区和所述第二分区能够相对折叠。
11.根据权利要求10所述的柔性显示面板,其特征在于,所述第二分区包括第一子区域和第二子区域,所述第一子区域和所述第二子区域能够相对折叠。
12.一种电子设备,其特征在于,包括如权利要求10或11所述的柔性显示面板。
...【技术特征摘要】
1.一种阵列基板,其特征在于,所述阵列基板包括:
2.根据权利要求1所述的阵列基板,其特征在于,所述选通电路包括至少一个第一晶体管,所述第一晶体管的第一端与所述第一扫描驱动电路耦接,所述第一晶体管的第二端与所述时钟信号线耦接,所述第一晶体管的栅极用于与使能信号线耦接。
3.根据权利要求2所述的阵列基板,其特征在于,所述时钟信号线包括第一时钟信号线和第二时钟信号线;所述第一扫描驱动电路包括:
4.根据权利要求3所述的阵列基板,其特征在于,所述第一晶体管的数量为两个,一个所述第一晶体管耦接于所述第一时钟信号线和所述控制电路之间,栅极与所述使能信号线耦接;另一个所述第一晶体管的第一端与所述第二时钟信号线耦接,第二端与所述输出电路和所述控制电路均耦接,栅极与所述使能信号线耦接。
5.根据权利要求3所述的阵列基板,其特征在于,所述输出电路包括:
【专利技术属性】
技术研发人员:庄华君,
申请(专利权)人:北京小米移动软件有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。